半导体装置的制造方法_2

文档序号:9525676阅读:来源:国知局
高宽为例如10 μm以上且50 μm以下。
[0033]较理想为,漂移区域(第三η型半导体区域)18的与第1面垂直的方向的厚度,厚于载流子蓄积区域(第四η型半导体区域)20的与第1面垂直的方向的厚度。换言之,在半导体衬底10中,缓冲区域16较理想为存在于比阳极区域12更靠近阴极区域14侧。通过该构成,易于兼顾反向恢复时的电流及电压的振荡与破坏强度。
[0034]以包围阳极区域12、漂移区域18、缓冲区域16、及载流子蓄积区域20的方式,在半导体衬底10设置有η型的周边区域(第五η型半导体区域)22。η型的周边区域22的η型杂质的浓度比缓冲区域16的η型杂质浓度低。周边区域22包含例如磷(Ρ)或砷(As)作为η型杂质。η型杂质的浓度为例如lX1015cm3以上且5X1016cm3以下。周边区域22的η型杂质的浓度与漂移区域18为相同程度。
[0035]周边区域22的载流子寿命比载流子蓄积区域20的载流子寿命短。周边区域22的载流子寿命与漂移区域18的载流子寿命为同等。
[0036]在半导体衬底10的第1面侧,包围ρ型的阳极区域(第一 ρ型半导体区域)12而设置Ρ+型的第一保护环24。第一保护环24接触于阳极区域12而设置。第一保护环24的Ρ型杂质浓度高于例如阳极区域12。第一保护环24包含例如硼(Β)作为ρ型杂质。ρ型杂质的浓度为例如5Χ 1019cm 3以上且3Χ 10 21cm 3以下。第一保护环24的深度深于例如阳极区域12。
[0037]在半导体衬底10的第1面侧,包围ρ型的阳极区域(第一 ρ型半导体区域)12而设置有P+型的第二保护环(第二 P型半导体区域)26。第二保护环26在与ρ型阳极区域12及第一保护环24之间隔着周边区域(第五η型半导体区域)22而设置。第二保护环26的Ρ型杂质浓度高于例如阳极区域12。第二保护环26包含例如硼(Β)作为ρ型杂质。ρ型杂质的浓度为例如5Χ 1019cm 3以上且3Χ 10 21cm 3以下。第二保护环26的深度深于例如阳极区域12。
[0038]第一保护环24、第二保护环26、周边区域22、及阴极区域14构成终端区域。
[0039]在本实施方式中,缓冲区域16仅设置在元件区域,并不设置在终端区域。另外,载流子蓄积区域20也仅设置在元件区域,并不设置在终端区域。
[0040]缓冲区域16较理想为设置在比第二保护环26更靠内侧。缓冲区域16的端部较理想为,位于比第二保护环26朝向第2面侧投影所得的区域更靠元件区域侧。
[0041]PIN二极管100包含电连接于阳极区域(第一 ρ型半导体区域)12的阳极电极28。阳极电极28在开口部接触于阳极区域12,该开口部是在设置在半导体衬底10的第1面上的绝缘膜30开口而成。
[0042]另外,包含电连接于阴极区域(第一 η型半导体区域)14的阴极电极32。阴极电极32在半导体衬底10的第2面接触于阴极区域14。
[0043]其次,对本实施方式的半导体装置的制造方法进行说明。图3及图4是在第1实施方式的半导体装置的制造方法中制造中途的半导体装置的示意剖视图。
[0044]首先,例如准备η型的半导体衬底10。继而,使用众所周知的离子注入法等制程技术,将Ρ型的阳极区域12、第一保护环24、及第二保护环26形成于η型的半导体衬底10。
[0045]继而,利用众所周知的制程技术,在半导体衬底10上形成绝缘膜30。绝缘膜30为例如氧化硅膜。
[0046]继而,利用众所周知的制程技术,在阳极区域12上的绝缘膜30设置开口部,而形成阳极电极28 (图3)。阳极电极28为金属。
[0047]继而,自半导体衬底10的第1面侧照射质子(Η+)(图4)。也可代替照射质子(Η+)而照射氦离子(He2+)。质子照射使用例如回旋加速器或范德格拉夫等加速器而进行。
[0048]在质子照射时,使掩膜40的厚度在相当于元件区域的部分较厚,且在相当于终端区域的部分较薄。通过使掩膜40的厚度具有变化,而使元件区域中的质子分布的峰值位置浅于终端区域。掩膜40为例如铝、铅、金或钨。
[0049]其次,进行退火而使质子活化。退火是在例如氢气环境或惰性气体环境中,以400°C以上且450°C以下的温度进行。
[0050]通过质子照射及退火,而在元件区域中形成包含比载流子寿命短的漂移区域18、缓冲区域16、及比载流子寿命长的载流子蓄积区域20的构造。另一方面,在终端区域中形成包含比载流子寿命短的周边区域22及与元件区域的缓冲区域16相当的区域17的构造(图4)。漂移区域18及周边区域22的载流子寿命因在质子穿过时在结晶中产生的缺陷在退火后仍残留而变短。
[0051]继而,研磨半导体衬底10的背面侧,而使半导体衬底10的膜厚变薄。此时,将半导体衬底10研磨至与缓冲区域16相当的终端区域的区域17消失的膜厚为止。例如,研磨后的半导体衬底10的膜厚为100 μ m以下。
[0052]继而,例如通过磷或砷的离子注入、及利用激光退火的活化而形成n+型的阴极区域14。其后,通过众所周知的制程技术而形成阴极电极32。阴极电极32为金属电极。
[0053]通过以上步骤而形成图1、图2所示的PIN 二极管100。
[0054]其次,对本实施方式的PIN 二极管的作用及效果进行说明。
[0055]在PIN 二极管中,为了降低开关损耗,较有效的是使漂移区域薄膜化而使少数载流子的总量降低。然而,如果反向恢复时的阴极侧的载流子过于减少,则载流子易于在反向恢复中消失,故而有电流及电压产生振荡之虞。
[0056]本实施方式的PIN二极管100在元件区域包含缓冲区域16及载流子蓄积区域20。扩展至漂移区域18的耗尽层的扩展通过η型杂质浓度比漂移区域18高的缓冲区域16来抑制。
[0057]自抑制耗尽层内的电场强度的观点而言,缓冲区域16的η型杂质的分布较理想为具有某种程度的扩散的分布。因此,缓冲区域16中的氢或氦的峰值的半高宽较理想为例如10 μ m以上且50 μ m以下。
[0058]而且,在比少数载流子的寿命长的载流子蓄积区域20蓄积电洞(hole)。因此,在反向恢复时,通过蓄积于载流子蓄积区域20的电洞而使电流的变化变得缓慢。因此,可抑制反向恢复时的电流及电压的振荡。
[0059]自使载流子蓄积区域20具有充分的厚度以在载流子蓄积区域20蓄积充分的电洞的观点而言,缓冲区域16中的氢或氦的峰值的位置,较理想为位于自第2面起20μπι以上且30 μπι以下的位置。
[0060]根据本实施方式的PIN 二极管100,可抑制耗尽层的扩展,并且可抑制反向恢复时的电流及电压的振荡。因此,可实现如下PIN 二极管,即,使漂移区域薄膜化而使开关损耗降低,并且抑制反向恢复时的电流及电压的振荡。
[0061]另外,本实施方式的PIN二极管100的元件区域的漂移区域18成为少数载流子寿命比载流子蓄积区域20短的区域。因此,可抑制反向恢复时的电流量而实现开关损耗的降低。
[0062]—般来说,在PIN 二极管中,即便设置有保护环等,电场比元件区域更易于集中的终端区域的耐受电压也易于变低。因此,例如如果在终端区域设置与元件区域同样的缓冲区域16,则衬底的薄膜化的极限由终端区域的耐受电压决定。
[0063]在本实施方式的PIN 二极管100中,仅在元件区域设置抑制耗尽层扩展的缓冲区域16,并不在终端区域设置该缓冲区域16。因此,终端区域的耐受电压比元件区域提高。因此,衬底可进一步薄膜化,从而可进一步降低开关损耗。
[0064]自使终端区域的耐受电压提高的观点而言,缓冲区域16较理想为设置
当前第2页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1