高压ldmos器件的工艺方法
【技术领域】
[0001] 本发明设及半导体集成电路制造领域，特别是指一种基于BCD工艺下对非对称结 构的高压LDMOS的工艺方法。
【背景技术】 阳00引高压LDM0S，比如高压N型LDMOS器件，其漏端承受很高的电压，因此它是一种源端 与漏端非对称结构。在常规BCD工艺中，高压LDMOS通常不作L孤和化Io离子注入，因为漏 断的低渗杂漂移区不允许有更高的杂质渗杂，因此源端一般只有重渗杂的源漏渗杂。非对 称LDMOS器件的漏电和CMOS -样，主要取决于漏端高压时源端与沟道的势垒高度。当漏端 加高压时，沟道表面势太高，造成势垒高度下降，引起沟道漏电（即DI化效应，DIBL :化ain In化ced Barrier Lowering,是小尺寸场效应晶体管中所出现的一种不良现象，即是当沟 道长度减小、电压Vds增加、使得漏结与源结的耗尽层靠近时，沟道中的电力线可W从漏区 穿越到源区，并导致源极端势垒高度降低，从而源区注入到沟道的电子数量增加，结果漏极 电流增加。沟道长度越短，DI化效应就越严重。实际上，DI化效应往往与沟道长度调制效 应同时发生，因为运些效应都是小尺寸场效应晶体管中容易出现的问题）。如图1所示，图 中左边为LDMOS器件的结构剖面示意图，右边为不同的漏端电压下沟道表面电势分布图， 图中显示了漏端电压30V和漏端电压0.1 V的沟道电势曲线，A所示即为势垒高度。可W看 出，当漏端加高压时，势垒高度显著降低，DI化效应明显，造成漏电。
[0003] 源端和沟道的势垒高度：
[0004]
阳0化]其中Ns和Ne分别为源/沟道结两边的平均渗杂浓度，ni为娃的本征载流子浓度。
[0006] 目前由于器件的尺寸越来越小，即使高压LDMOS其沟道长度也非常短，DI化效应 也越来越严重，因此高压LDMOS的DI化效应是一个急需改善的技术难题。
【发明内容】
[0007] 本发明所要解决的技术问题是提供一种高压LDMOS器件的工艺方法，降低器件的 沟道漏电。
[0008] 为解决上述问题，本发明所述的高压LDMOS器件的工艺方法，包含如下的工艺步 骤：
[0009] 第1步，在娃衬底上进行离子注入形成埋层；
[0010] 第2步，在埋层上淀积一层外延层；
[0011] 第3步，对外延层进行杂质离子注入形成深阱；
[0012] 第4步，有源区光刻，在深阱表面刻蚀打开浅槽区域刻蚀场氧沟槽，并填充场氧， 刻蚀及研磨后形成场氧区；
[0013] 第5步，光刻打开阱注入区域，注入形成N型阱及P型阱；
[0014] 第6步，生长栅氧化层，制作多晶娃栅极；
[0015] 第7步，光刻打开低压NMOSW及NLDMOS的源端部分，进行低压NLDD和N-Halo的 离子注入；
[0016] 第8步，光刻打开低压PMOSW及PLDMOS的源端部分，进行低压PLDD和P-Halo的 罔子注入；
[0017] 第9步，淀积二氧化娃，干法刻蚀制作栅极侧墙； 阳01引第10步，注入形成源区及漏区；
[0019] 第11步，通过接触孔工艺，淀积金属形成连接。
[0020] 进一步地，所述第7、8步，源端的LDD和化Io离子注入能与低压CMOS器件的LDD 和化Io离子注入同时进行，也能单独实施离子注入。 阳02U 进一步地，在实施LDMOS的源端LDD和化Io离子注入时，利用光刻胶遮挡部分多 晶娃栅极和全部漂移区和漏极部分，利用源端多晶娃栅极自对准进行LDD和Halo离子注 入。
[0022] 进一步地，所述第7、8步，化Io注入剂量应比沟道渗杂高一个数量级，W保证降低 DIBLo
[0023] 进一步地，所述第7、8步，化Io注入采用15度W上的大角度注入，W保证杂质能 够有效进入源端沟道。
[0024] 进一步地，所述第7、8步，对NLDM0S，化Io注入杂质可为棚或铜；对PLDM0S，化Io 注入杂质为神或憐。
[0025] 本发明通过在源端进行halo离子注入，在不降低源极/沟道结内建电势的情况 下，大幅度降低漏端高压对源极/沟道势垒高度的减小，从而降低器件的沟道漏电。
【附图说明】
[0026] 图1是常规非对称LDMOS的剖面结构示意图；
[0027] 图2是常规非对称LDMOS的沟道表面电势曲线图；
[0028] 图3是本发明进行halo注入后的沟道示意图；
[0029] 图4是本发明进行halo注入后的沟道表面电势曲线图；
[0030] 图5是本发明工艺流程图。
【具体实施方式】
[0031] 本发明所述的高压LDMOS器件的工艺方法，基于BCD工艺，晶圆上器件除LDMOS器 件外，还包含低压CMOS器件等，其工艺步骤包含：
[0032] 第1步，在娃衬底上进行离子注入形成埋层。
[0033] 第2步，在埋层上淀积一层外延层。
[0034] 第3步，对外延层进行杂质离子注入形成深阱。
[0035] 第4步，有源区光刻，在深阱表面刻蚀打开浅槽区域刻蚀场氧沟槽，并填充场氧， 刻蚀及研磨后形成场氧区。
[0036] 第5步，光刻打开阱注入区域，注入形成N型阱及P型阱。
[0037] 第6步，生长栅氧化层，制作多晶娃栅极。
[0038] 第7步，光刻打开低压NMOSW及NLDMOS的源端部分，进行低压NLDD和N-Halo的 离子注入。
[0039] 第8步，光刻打开低压PMOSW及PLDMOS的源端部分，进行低压PLDD和P-Halo的 离子注入。 W40] 上述两步源端的L孤和化Io离子注入可W与低压CMOS器件的L孤和化Io离子 注入同时进行，也可W单独实施离子注入。
[0041] 在实施LDMOS的源端LDD和化Io离子注入时，利用光刻胶遮挡部分栅和全部漂移 区和漏极部分，利用源端多晶娃栅自对准进行LDD和化Io离子注入。
[0042] 化Io注入剂量应比沟道渗杂高一个数量级，W保证降低DIBL。化Io注入采用15 度W上的大角度注入，W保证杂质能够有效进入源端沟道。
[0043] 对于NLDM0S，化Io注入杂质可为棚或铜；对于PLDM0S，化Io注入杂质为神或憐。 W44] 第9步，淀积二氧化娃，干法刻蚀制作栅极侧墙。
[0045] 第10步，注入形成源区及漏区。
[0046] 第11步，通过接触孔工艺，淀积金属形成连接。器件完成。
[0047] 本发明通过在源端进行halo离子注入，在不降低源极/沟道结内建电势的情况 下，大幅度降低漏端高压对源极/沟道势垒高度的减小，从而降低器件的沟道漏电。本发明 实施效果如图3及4所示，图中为实施了本发明漏端halo注入后表面电势曲线，本发明与 传统的非对称LDM0S，与图2相比较在势垒高度未发生明显变化，DI化效应有显著减小，沟 道漏电有较大改善。
[0048] W上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可W有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种高压LDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤： 第1步，在硅衬底上进行离子注入形成埋层； 第2步，在埋层上淀积一层外延层； 第3步，对外延层进行杂质离子注入形成深阱； 第4步，有源区光刻，在深阱表面刻蚀打开浅槽区域刻蚀场氧沟槽，并填充场氧，刻蚀 及研磨后形成场氧区； 第5步，光刻打开阱注入区域，注入形成N型阱及P型阱； 第6步，生长栅氧化层，制作多晶硅栅极； 第7步，光刻打开低压NM0S以及NLDM0S的源端部分，进行低压NLDD和N-Halo的离子 注入； 第8步，光刻打开低压PM0S以及PLDM0S的源端部分，进行低压PLDD和P-Halo的离子 注入； 第9步，淀积二氧化硅，干法刻蚀制作栅极侧墙； 第10步，注入形成源区及漏区； 第11步，通过接触孔工艺，淀积金属形成连接。2. 如权利要求1所述的高压LDM0S器件的工艺方法，其特征在于：所述第7、8步，源端 的LDD和Halo离子注入能与低压CMOS器件的LDD和Halo离子注入同时进行，也能单独实 施离子注入。3. 如权利要求2所述的高压LDM0S器件的工艺方法，其特征在于：在实施LDM0S的源 端LDD和Halo离子注入时，利用光刻胶遮挡部分多晶硅栅极和全部漂移区和漏极部分，利 用源端多晶硅栅极自对准进行LDD和Halo离子注入。4. 如权利要求1所述的高压LDM0S器件的工艺方法，其特征在于：所述第7、8步，Halo 注入剂量应比沟道掺杂高一个数量级，以保证降低DIBL。5. 如权利要求1所述的高压LDM0S器件的工艺方法，其特征在于：所述第7、8步，Halo 注入采用15度以上的大角度注入，以保证杂质能够有效进入源端沟道。6. 如权利要求1所述的高压LDM0S器件的工艺方法，其特征在于：所述第7、8步，对 NLDMOS，Halo注入杂质为硼或铟；对PLDMOS，Halo注入杂质为砷或磷。
【专利摘要】本发明公开了一种高压LDMOS器件的工艺方法，针对非对称高压LDMOS，基于BCD工艺下在源端进行Halo离子注入，源端的LDD和Halo离子注入能与低压CMOS器件的LDD和Halo离子注入同时进行，也能单独实施离子注入。在实施LDMOS的源端LDD和Halo离子注入时，利用光刻胶遮挡部分栅和全部漂移区和漏极部分，利用源端多晶硅栅自对准进行LDD和Halo离子注入，Halo注入剂量应比沟道掺杂高一个数量级，以保证降低DIBL效应。本发明工艺方法能通过降低器件的DIBL效应而显著降低器件的漏电。
【IPC分类】H01L21/336
【公开号】CN105336625
【申请号】CN201510646849
【发明人】钱文生
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年2月17日
【申请日】2015年10月9日