一种阵列基板、显示面板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。
【背景技术】
[0002]薄膜晶体管(Thin Film Transistor，TFT)在液晶显示装置和有机发光显示装置等平板显示技术领域得到了非常广泛的应用，以主动矩阵(active matrix)式液晶显示装置为例，TFT是作为液晶显示装置中液晶显示面板的像素开关元件。其中，TFT具有一栅电极、一漏电极、一源电极及一半导体层，栅电极与栅极线电连接并受其控制而开启，源电极与数据线电连接以接收信号，而漏电极与像素电极电连接，用以改变液晶显示面板的每个像素的穿透率而达到控制灰阶亮度的目的。
[0003]请参考图1，图1为现有技术中阵列基板100的局部剖面图。所述阵列基板100包括基板10，以及在垂直于所述基板10的方向上依次设置的缓冲层11、半多晶硅层12、栅极绝缘层13、栅电极15、层间绝缘层14。所述层间绝缘层14包括第一氮化硅层141及第一氧化硅层142，其中。其中，所述第一氮化硅层141中氢原子百分含量较高，活化时给多晶硅提供氢原子，主要起氢化作用，提高多晶硅迀移率；所述第一氧化硅层142的相对介电常数较低，可以降低栅线和数据线的耦合电容。
[0004]然而，在现有技术中在所述第一氮化硅层141上沉积所述第一氧化硅层142，由于氢键键能较低，容易断裂，因此在所述第一氮化硅层141与所述第一氧化硅层142的界面交界处，容易形成S1-Ο键、H20、析出H2，形成缺陷或者悬挂键，该缺陷和悬挂键会产生电荷，或者在受到外电场作用时诱发产生和存储电荷，形成电荷累积层。
[0005]除此之外，请参考图1，所述栅电极15正下方以外的所述多晶硅层12上方会残留一层所述栅极绝缘层13，所述层间绝缘层14沉积于所述栅极绝缘层13之上。所述栅极绝缘层13为氧化娃，氧化娃的能带宽Eg ^ 9ev，氮化娃的能带宽度Eg?3?5ev。因此，所述栅极绝缘层13、所述第一氮化硅层141及所述第一氧化硅层142之间，形成势皇-势阱-势皇结构。在这种结构下容易存在以下问题，其一，如果所述第一氮化硅层141内有缺陷或电荷残留，电荷会在势阱内积累，即使高温退火也很难法消除；其二，在成膜、蚀刻、清洗等过程中，外加电场容易引入电荷，并储存在所述第一氮化硅层141内。上述问题将会对TFT特性产生严重的影响，从而使显示品质下降。
【发明内容】
[0006]本发明实施例提供一阵列基板、显示面板及显示装置，能够解决现有技术中层间绝缘层的氮化硅层中电荷残留且难以去除，从而影响TFT特性，使显示品质下降的问题。
[0007]为达此目的，本发明采用以下技术方案:
[0008]第一方面，本发明实施例提供了一种阵列基板，包括:
[0009]基板；
[0010]位于所述基板上的栅电极和半导体层；
[0011]覆盖所述栅电极及所述半导体层的层间绝缘层；
[0012]位于所述层间绝缘层上的源电极和漏电极；
[0013]所述层间绝缘层包括沿垂直于基板由下到上方向依次设置的第一氮化硅层、第二氮化硅层和第一氧化硅层；
[0014]所述第一氮化娃层的氢原子百分含量大于所述第二氮化娃层的氢原子百分含量。
[0015]第二方面，发明实施例还提供了一种显示面板，包括:相对设置的对置基板和上述实施例所述的阵列基板。
[0016]第三方面，发明实施例还提供了一种显示装置，包括:上述实施例所述的显示面板。
[0017]本发明的有益效果如下:
[0018]通过设置层间绝缘层包括第一氮化硅层、第二氮化硅层和第一氧化硅层，其中所述第一氮化硅层的氢原子百分含量大于所述第二氮化硅层的氢原子百分含量。所述第一氮化硅层，氢含量较高，对多晶硅起到氢化功能，提高载流子迀移率；所述第二氮化硅层，氢含量较低，主要起保护和过渡作用，避免现有技术中所述第一氮化硅层在与所述第一氧化硅层的界面交界处产生的大量缺陷及残留电荷，从而提高TFT电性；此外，所述第一氧化硅层相对介电常数较低，可以降低数据线和栅线寄生电容。
【附图说明】
[0019]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0020]图1为现有技术中阵列基板100的局部剖面图。
[0021]图2为本发明实施例提供的一阵列基板200的局部剖面图。
[0022]图3为单层氮化硅归一化C-V曲线图。
[0023]图4为氧化硅/氮化硅叠层膜归一化C-V曲线图。
[0024]图5为不同厚度的所述第二氮化硅层143归一化C-V曲线图。
[0025]图6为本发明实施例提供的另一阵列基板300的局部剖面图。
[0026]图7为本发明实施例提供的一种显示面板20的结构示意图。
【具体实施方式】
[0027]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容，且均采用非常简化的形式及非精准的比率，仅用以方便、清晰地辅助说明本发明实施例的目的。为叙述方便，下文中所称的“左” “右” “上” “下”与附图本身的左、右、上、下方向一致，但并不对本发明的结构起限定作用。
[0028]实施例1
[0029]请参照图2，图2为本发明实施例提供的一阵列基板200的局部剖面图。所述阵列基板200包括基板10，以及在垂直于所述基板10的方向上依次设置的缓冲层11、半导体层12、栅极绝缘层13、栅电极15、层间绝缘层14、源电极161和漏电极162。
[0030]所述基板10主要采用玻璃，但也可以是弯曲的透明塑料，例如:聚酰亚胺。如果采用弯曲的透明塑料用作所述基板10的材料，考虑到在所述基板10上执行高温沉积的工序，则可以使用具有优秀耐热性的聚酰亚胺(聚酰亚胺可以耐高温)。
[0031]所述缓冲层11包括层叠设置的第四氮化硅层和第二氧化硅层(图中未示出)，所述第四氮化硅层设置于所述基板10上。由于所述基板10由具有少量碱金属的玻璃、石英、聚碳酸酯、聚亚酰胺等材料制成，而所述第四氮化硅层可以阻挡钠、钾等碱金属，阻挡杂质的效果好，可以有效地防止包含在所述基板10内的杂质扩散到其他膜层中。所述缓冲层11不是必须的，但是，在所述基板10由包含金属杂质的玻璃或包含有机杂质的塑料制成的情况下，根据所述基板10的材料，可以选择适当的材料用于所述缓冲层11，本发明对此不做限制。
[0032]所述半导体层12的材料可以采用多晶硅层等，所述栅极绝缘层13的材料可以采用氧化硅，也可以采用氧化硅/氮化硅多层无机绝缘材料的叠层等，本发明对此不做限制。在本实施例中，所述栅极绝缘层13的材料为氧化硅，所述半导体层12的材料为多晶硅。
[0033]在所述栅极绝缘层13上，形成所述栅电极15。所述栅电极15可以只包括一层金属，例如:钛、钼或铝等，当然，也可以是多层金属的叠层，例如:可以是钛/铝/钛多层金属的叠层，也可以是钼/铝/钼多层金属的叠层。所述栅电极15的材料可以根据实际情况选择，本发明对此不做限制。
[0034]所述层间绝缘层14包括沿垂直于所述基板10由下到上方向依次设置的第一氮化硅层141、第二氮化硅层143和第一氧化硅层142。所述第一氧化硅层142，的相对介电常数较低，可以有效地降低栅线和数据线耦合电容。所述第一氮化硅层141的氢原子百分含量大于所述第二氮化硅层143的氢原子百分含量。所述第二氮化硅层143中的氢原子百分含量范围为:大于等于3%，且小于等于23%。所述第一氮化硅层141中的氢原子百分含量范围为:大于23%。
[0035]请参考图2、图3和图4，图3为单层氮化硅归一化C_V曲线图，所述第一氮化硅层141的归一化C-V曲线a和所述第二氮化硅层143的归一化C-V曲线b无明显差别，且两者的归一化C-V曲线均无明显界面态，说明所述第一氮化硅层141和所述第二氮化硅层143内均无明显的可移动电荷。图4为氧化硅/氮化硅叠层膜归一化C-V曲线图，参考在所述第一氮化硅层141上直接沉积所述第一氧化硅层142的叠层膜归一化C-V曲线a，曲线a明显往发生漂移，且曲线迟缓、不陡峭，出现明显的界面态，说明在所述第一氮化硅层141上直接沉积所述第一氧化硅层142，所述第一氮化硅层141与所述第一氧化硅层142界面存在大量的电荷残留，且电荷可随外电场发生移动。参考在所述第一氮化硅层141和所述第一氧化硅层142之间设置所述第二氮化硅层143的叠层膜归一化C-V曲线b，所述曲线b无明显界面态，所述第二氮化硅层143主要起保护和过渡的作用，避免所述第一氧化硅层142直接成膜于所述第一氮化硅层141上，