图形化衬底、制备方法及发光二极管的制作方法
【技术领域】
[0001]本发明属于半导体制造技术领域，特别涉及一种降低晶体缺陷的图形化衬底、制备方法及发光二极管。
【背景技术】
[0002]现在主流LED都是利用图形化衬底来进行外延生长，一方面其表面的图形为后期氮化镓外延层的生长提供多种生长晶相的选择，使氮化镓外延层由传统的二维生长变为三维生长，从而有效地降低氮化镓基LED材料中的位错密度，避免裂纹的产生，进而提高LED的内量子发光效率；另一方面，由于阵列图形结构增加了光的散射，改变了 LED的光学线路，形成漫反射，进而提升光提取效率。但因目前广泛使用的蓝宝石衬底和氮化镓基材料层存在较大晶格失配，形核及生长困难，而为了克服形核难的问题，有人提出将衬底置于100tC左右热处理后，再生长一层质量较差的低温缓冲层，然后转入高温条件生长高质量的氮化镓基外延层。由于此过程中存在高低温转换，降低了 MOCVD机台的使用效率；同时不同层间温差大导致不同层间的应力增加，从而影响晶体性能。
[0003]因此又有人提出在图形化衬底表面沉积一层氮化铝层，减小衬底与氮化镓基外延层层之间的晶格差异，而目前常用工艺是将图形化衬底置于PVD腔室，沉积氮化铝层于衬底表面，而由于常使用的蓝宝石衬底与氮化铝层晶格失配较小，故氮化铝层不仅覆盖于图形化衬底的凸起间隙表面，同时也覆盖于所述凸起的侧面和顶面平台，当再将此衬底置于化学气相沉积腔室中生长氮化镓基缓冲层、N型半导体层、发光层和P型半导体层形成半导体元件时，所述凸起侧面和间隙表面出现严重的外延层竞相生长，从而造成缓冲层表面不平整，位错缺陷增加；而位错线会沿着晶体生长方向延伸到发光区，影响器件的性能。
【发明内容】
[0004]针对上述问题，本发明提出了一种图形化衬底、制备方法及发光二极管，通过在具有复数个均匀分布的凸起的衬底表面沉积介质层，利用介质层的非晶体特性，使得PVD法沉积于凸起表面的氮化铝层为非晶态，而覆盖于相邻凸起间隙表面的氮化铝层为由微小晶粒组成的多晶态。随后该衬底应用于MOCVD法沉积外延层形成发光二极管时，利用在凸起间隙表面的多晶态氮化铝层更易生长氮化镓基外延层，而非晶态氮化铝层不易生长的特性，使外延层选择性生长于凸起间隙表面的氮化铝层表面，而凸起表面难于生长，减小衬底图形侧面氮化镓基外延层生长几率，降低侧向生长氮化镓基外延层与平整表面正向生长氮化镓基外延层合并时的晶格缺陷密度，提升最终形成的半导体元件的性能；同时，由于抑制了侧向氮化镓基外延层的生长，使正向生长的氮化镓基外延层更易合并成一个平整表面，提升外延层的晶体质量。
[0005]本发明提供的技术方案为:图形化衬底，具有相对的第一表面和第二表面，其中第一表面均匀分布有复数个凸起，所述各个凸起之间具有间隙，其中，所述凸起表面沉积有介质层，所述凸起间隙的表面无所述介质层；所述介质层的表面及所述凸起间隙的表面沉积有氮化铝层，所述介质层表面的氮化铝层抑制图形化衬底表面的侧向外延生长。
[0006]优选的，所述凸起间隙表面的氮化铝层比所述介质层表面的氮化铝层更易于生长氮化镓基材料。
[0007]优选的，所述凸起表面上的氮化铝层为非晶态层，所述凸起间隙表面上的氮化铝层为由微小晶粒组成的多晶态层。
[0008]优选的，所述相邻凸起间距为50nm~5000nm。
[0009]优选的，所述介质层厚度为lnm~200 nm。
[0010]优选的，所述氮化招层厚度为lnm~200 nm。
[0011]同时，本发明提出一种图形化衬底的制备方法，包括如下步骤:
51、提供一具有平坦表面的衬底，于所述平坦表面制备复数个均匀分布的凸起，各个凸起之间具有间隙；
52、在经过上述处理的衬底表面上形成介质层，其仅覆盖在所述凸起的表面上，未覆盖所述凸起间隙的表面；
53、于所述介质层的表面上和所述凸起间隙的表面上沉积氮化铝层，构成图形化衬底，所述介质层表面的氮化铝层抑制图形化衬底表面的侧向外延生长，降低外延层正向生长合并时的晶体缺陷。
[0012]而所述步骤S2通过下面方法形成:
在经过步骤SI处理的衬底表面上形成介质层，其覆盖所述凸起的表面及所述凸起间隙的表面；
在所述介质层表面涂布光阻，利用刻蚀技术去除所述凸起间隙表面的光阻和介质层，保留所述凸起表面的光阻和介质层；
去除所述凸起表面的光阻，形成凸起表面具有介质层、而凸起间隙表面无介质层的衬底。
[0013]优选的，所述介质层厚度为lnm~200nm。
[0014]优选的，所述氮化招层厚度为lnm~200nm。
[0015]此外，本发明提供的发光二极管，包括图形化衬底和形成于所述图形化衬底上的发光外延叠层，所述图形化衬底具有相对的第一表面和第二表面，其中第一表面均匀分布有复数个凸起，所述各个凸起之间具有间隙，所述凸起表面沉积有介质层，所述凸起间隙的表面无所述介质层；所述介质层的表面及所述凸起间隙表面沉积有氮化铝层，所述介质层表面的氮化铝层抑制图形化衬底表面的侧向外延生长。
[0016]优选的，所述凸起表面上的氮化铝层为非晶态层，所述凸起间隙表面上的氮化铝层为由微小晶粒组成的多晶态层。
[0017]优选的，所述发光外延叠层选择性生长于所述凸起间隙表面上的氮化铝层。
[0018]本发明至少具有以下有益效果:
本发明通过在图形化衬底的凸起表面沉积介质层、而凸起间隙表面不沉积介质层，由于介质层的非晶态特性，使得PVD法沉积于凸起表面的氮化铝层为非晶态，而覆盖于凸起间隙非介质层表面的氮化铝层为由微小晶粒组成的多晶态。随后该衬底应用于MOCVD法沉积外延层时，利用在凸起间隙表面的多晶态氮化铝层更易生长氮化镓基外延层，而凸起表面的非晶态氮化铝层不易生长的特性，使外延层选择性生长于凸起间隙表面的氮化铝层表面，而凸起表面不易生长外延层，减小侧面氮化镓基外延层生长几率，降低侧向生长氮化镓基外延层与平整表面正向生长的氮化镓基外延层合并时的晶格缺陷密度，提升最终形成的半导体元件的性能；同时，由于抑制了侧向氮化镓基外延层生长，使正向生长的氮化镓基外延层更容易合并成一个平整表面，提升外延层的晶体质量。
【附图说明】
[0019]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
[0020]图1为本发明实施例一之图形化衬底结构示意图。
[0021]图2a为本发明实施例一之具有平坦表面的衬底示意图。
[0022]图2b为本发明实施例一之具有复数个凸起的图形化衬底示意图。
[0023]图3为本发明实施例一之沉积介质层后衬底结构示意图。
[0024]图4a为本发明实施例一之涂布光阻后衬底结构示意图。
[0025]图4b为本发明实施例一之去除凸起间隙面介质层后衬底结构示意图。
[0026]图5为本发明实施例一之去除掩膜层后衬底结构示意图。
[0027]图6为为本发明实施例一之沉积氮化铝层后衬底结构示意图。
[0028]图7为本发明实施例一之外延结构示意图。
[0029]图8为本发明实施例二之图形化衬底示意图。
[0030]图9为本发明实施例二之沉积氮化铝层后衬底结构示意图。
[0031]图中:10’.平坦衬底；10.图形化衬底；11.凸起；111.凸起间隙表面；112.凸起侧面；113.凸起顶面平台；20.介质层；21.凸起间隙表面介质层；22.凸起侧面介质层；23.凸起顶面平台介质层；30.光阻；31.凸起间隙表面光阻；32.凸起侧面光阻；40.氮化铝层；41.凸起间隙表面氮化铝层；42.凸起侧面氮化铝层；43.凸起顶面平台氮化铝层；50.缓冲层；60.N型半导体层；70.发光层；80.P型半导体层。
【具体实施方式】
[0032]下面结合附图和实施例对本发明的【具体实施方式】进行详细说明。
[0033]实施例1
参看附图1，本发明提供的图形化衬底10，所述图形化衬底10具有相对的第一表面和第二表面，其中第一表面均匀其表面均匀分布有复数个