阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002] 随着TFT(ThinFilmTransistor，薄膜晶体管）产业的进步及工艺的改善，ADS (ADvancedSuperDimensionSwitch，高级超维场转换)广视角技术已被应用到越来越多 的产品当中，包括手机、数码相机、平板电脑、笔记本电脑、及液晶电视等，其优良的显示特 性已被越来越多的用户所推崇，市场竞争力很强。
[0003]ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电 极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子 都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以 提高TFT_LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜场效应晶体管液晶 显示器)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无 挤压水波纹(pushMura)等优点。
[0004]目前Oxide(金属氧化物半导体)技术发展迅速，金属氧化物半导体凭借其简单的 制备工艺以及优异的光电学性能而成为TFT阵列基板有源层的理想材料；另外，由于高PPI (像素密度）的要求，顶栅型TFT结构的开发也成为必然，但现有技术至少需要6-8道构图工 艺才能制备ADS模式的Oxide顶栅型TFT阵列基板，构图工艺较多，大大制约了产能，同时也 增加了阵列基板的制作成本。
【发明内容】
[0005]本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够减 少制备阵列基板时构图工艺的次数，提高生产效率，降低制作成本，同时能够有效降低阵列 基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵列基板的功耗。
[0006]为解决上述技术问题，本发明的实施例提供技术方案如下：
[0007] -方面，提供一种阵列基板的制作方法，所述制作方法包括：
[0008]在栅绝缘层上通过一次构图工艺形成栅电极、栅线、数据线、源电极和漏电极，使 栅电极、栅线、数据线、源电极和漏电极同层同材料设置。
[0009]进一步地，在形成栅电极、栅线、数据线、源电极和漏电极的构图工艺中，同时形成 公共电极。
[0010] 进一步地，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极和公共电 极包括：
[0011] 形成第一透明导电层；
[0012] 在所述第一透明导电层上形成金属层；
[0013]在所述金属层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶 未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应公共 电极的图形，光刻胶完全保留区域对应栅电极、栅线、数据线、源电极和漏电极的图形；
[0014]曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属层和所述第一透明导电 层；
[0015]去除光刻胶部分保留区域的光刻胶，完全刻蚀掉光刻胶部分保留区域的所述第一 透明导电层，形成所述公共电极；
[0016] 去除光刻胶完全保留区域的光刻胶，形成所述栅电极、栅线、数据线、源电极和漏 电极。
[0017]进一步地，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之前，所 述制作方法还包括：
[0018]提供一衬底基板；
[0019]在所述衬底基板上形成缓冲层；
[0020] 在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接触区和有源层；
[0021] 形成栅绝缘层。
[0022] 进一步地，所述在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接 触区和有源层包括：
[0023]在所述缓存层上形成金属氧化物半导体层；
[0024]在所述金属氧化物半导体层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝 光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留 区域对应源电极接触区和漏电极接触区的图形，光刻胶完全保留区域对应有源层的图形；
[0025]曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属氧化物半导体层；
[0026]去除光刻胶部分保留区域的光刻胶，对光刻胶部分保留区域的所述金属氧化物半 导体层进行等离子体处理，形成所述源电极接触区和漏电极接触区；
[0027]去除光刻胶完全保留区域的光刻胶，形成所述有源层。
[0028]进一步地，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之后，所 述制作方法还包括：
[0029]形成钝化层；
[0030]对所述钝化层和所述栅绝缘层进行刻蚀，形成暴露出至少部分所述源电极和至少 部分所述源电极接触区的第一半搭接孔，以及暴露出至少部分所述漏电极和至少部分所述 漏电极接触区的第二半搭接孔；
[0031]沉积第二透明导电层，通过一次构图工艺利用所述第二透明导电层形成第一连接 部、第二连接部和像素电极，所述第一连接部通过所述第一半搭接孔连接所述源电极和源 电极接触区，所述第二连接部通过所述第二半搭接孔连接所述漏电极和漏电极接触区。
[0032]本发明实施例还提供了一种以上述制作方法制作的阵列基板，所述阵列基板的栅 电极、栅线、数据线、源电极和漏电极同层同材料设置。
[0033]进一步地，所述阵列基板的公共电极与所述阵列基板的栅电极、栅线、数据线、源 电极、漏电极同层设置。
[0034]进一步地，所述阵列基板的有源层为金属氧化物半导体。
[0035]进一步地，所述阵列基板包括：
[0036]衬底基板；
[0037]位于所述衬底基板上的缓冲层；
[0038]位于所述缓冲层上的源电极接触区、漏电极接触区和有源层；
[0039]位于所述源电极接触区、漏电极接触区和有源层上的栅绝缘层；
[0040]位于所述栅绝缘层上的栅电极、栅线、数据线、源电极、漏电极和公共电极；
[0041]位于所述栅电极、栅线、数据线、源电极、漏电极和公共电极上的钝化层；
[0042]位于所述钝化层上的第一连接部、第二连接部和像素电极，所述第一连接部通过 贯穿所述栅绝缘层和钝化层的第一半搭接孔连接所述源电极和源电极接触区，所述第二连 接部通过贯穿所述栅绝缘层和钝化层的第二半搭接孔连接所述漏电极和漏电极接触区。 [0043]本发明实施例还提供了一种显示装置，包括上述的阵列基板。
[0044]本发明的实施例具有以下有益效果：
[0045]上述方案中，栅电极、栅线、数据线、源电极和漏电极为通过一次构图工艺形成，栅 电极、栅线、数据线、源电极和漏电极位于同一层，一方面能够减少制备阵列基板时构图工 艺的次数，提高生产效率，减少制作成本;另一方面，栅电极与源电极和漏电极之间不存在 交叠区域，能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵 列基板的功耗。
【附图说明】
[0046]图1为本发明实施例在金属氧化物半导体层上形成光刻胶之后的示意图；
[0047]图2为本发明实施例对金属氧化物半导体层的图形进行等离子体处理的示意图；
[0048]图3为本发明实施例形成第一透明导电层和金属层之后的示意图；
[0049]图4为本发明实施例形成栅电极、源电极、漏电极和公共电极之后的示意图；
[0050] 图5为本发明实施例形成钝化层之后的示意图；
[0051]图6为本发明实施例形成第一连接部、第二连接部和像素电极之后的示意图。
[0052] 附图标记
[0053]1衬底基板 2缓冲层 3金属氧化物半导体层4光刻胶
[0054] 51源电极接触区52漏电极接触区6栅绝缘层
[0055] 7第一透明导电层8金属层 9源电极 10栅电极
[0056] 11漏电极 12公共电极 13钝化层 14第二透明导电层
【具体实施方