一种芯片及其制作方法
【技术领域】
[0001]本发明涉及半导体器件领域，尤其涉及一种芯片及其制作方法。
【背景技术】
[0002]集成电路的制造过程中会不可避免地混入一些可动离子电荷，可动离子电荷是广泛存在于芯片中的一种杂质污染，其主要成分为碱金属离子，如Na离子和K离子等，这种可动离子在电场、机械应力、温度的作用下会在氧化层中自由移动，最终引发器件参数漂移，如M0S器件的阈值电压，高压器件的击穿电压等。
[0003]在半导体的制作过程中，在半导体衬底上形成器件层以及金属导线后，为了防止该金属导线被外界环境中的水汽、可动离子电荷等的污染和损伤，通常在金属导线形成后会在半导体器件表面形成一层钝化层，如氮化硅层或二氧化硅层。氮化硅层的硬度较大，产生的应力也较大，但它阻绝外界水汽和杂质污染的效果最好，而二氧化硅层的硬度较小，产生的应力也相对较小，为了防止氮化硅层产生的应力对金属导线带来的损伤，通常会在金属导线和最外层钝化层(氮化硅层)中间的生长一层应力较小的缓冲层，如二氧化硅层。
[0004]由于顶层金属线的存在，在钝化膜层制作时钝化膜层会紧贴着顶层金属生长，因顶层金属具有高低起伏的台阶形貌，紧贴着顶层金属的钝化膜层在不同台阶附近产生的局部应力很大。采用传统的钝化膜层结构，对于顶层金属较厚的芯片顶层金属越厚，钝化膜层带来的机械应力也越大，对于工作温度较高的芯片，在芯片发热时钝化膜层和金属线的涨缩系数的不同将产生更大的机械应力。高机械应力将诱发可动离子电荷聚集，产生不希望有的界面态，影响器件的参数和可靠性，更严重的时候甚至直接导致钝化膜层的开裂。
[0005]综上，现有技术中存在着顶层金属较厚或工作温度较高的芯片的传统钝化膜层结构，因产生较高的机械应力以及紧贴顶层金属处产生较大的局部应力而导致的可动离子电荷聚集形成不希望的界面态进而影响器件的参数和可靠性的问题。
【发明内容】
[0006]本发明提供一种芯片及其制作方法，用以解决现有技术中存在的传统钝化层膜层产生较高的机械应力以及紧贴顶层金属处产生较大的局部应力而导致的可动离子电荷聚集形成不希望的界面态进而影响器件的参数和可靠性的问题。
[0007]本发明方法包括:
[0008]本发明实施例提供一种芯片的制作方法，该方法包括:
[0009]在半导体衬底上完成器件层的制作并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成第一 Si02层；
[0010]将所述第一 Si02层进行化学抛光；
[0011]在抛光后的第一 Si02层中注入高能量离子生成介质层；
[0012]在所述介质层的表面生成第二 Si02层；
[0013]在所述第二 Si02层表面生成SiN层；
[0014]在所述SiN层表面生成聚合物层。
[0015]进一步地，在所述半导体衬底上生成的第一 Si02层的厚度为1000-1500nm ;所述抛光后的第一 Si02层的厚度为500-1000nm。
[0016]进一步地，所述在抛光后的第一 Si02层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、0离子，注入的能量是80-300KeV。
[0017]进一步地，所述介质层的厚度为200_600nm。
[0018]进一步地，采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法制作所述第一 Si02层、所述第二 Si02层、所述SiN层，采用热解法制作所述聚合物层。
[0019]本发明实施例还提供一种芯片，包括:
[0020]在半导体衬底上完成器件层的制作并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成的第一 Si02层；
[0021]在进行化学抛光后的第一 Si02层中注入高能量离子后生成的介质层；
[0022]在所述介质层的表面生成的第二 Si02层；
[0023]在所述第二 Si02层表面生成的SiN层；
[0024]以及在所述SiN层表面生成的聚合物层。
[0025]进一步地，在所述半导体衬底上生成的第一 Si02层的厚度为1000_1500nm ;所述抛光后的第一 Si02层的厚度为500-1000nm。
[0026]进一步地，所述在抛光后的第一 Si02层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、0离子，注入的能量是80-300KeV。
[0027]进一步地，所述介质层的厚度为200_600nm。
[0028]进一步地，所述第一 Si02层、所述第二 Si02层、所述SiN层的的制作方法为等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD。
[0029]本发明实施例提供的一种芯片及其制作方法，通过对第一 Si02层进行抛光，使第一 Si02层相对传统的紧贴顶层金属的Si02层更加平整致密；在抛光后的第一 Si02层中注入高能量离子生成介质层，注入的高能量离子使生成的介质层更加致密、使紧贴顶层金属部分的第一 3102层产生的局部应力减小，同时注入的高能量离子固定了介质层中的可动离子电荷减小了介质层与抛光后的第一 Si02层的界面态；在介质层表面生长第二 3102层，与传统钝化膜层中位于第一 Si02层和SiN层之间的第二 Si02层相比，因介质层平整致密而使第二 Si02层与介质层之间的机械应力较小；在第二 Si02层表面生成SiN层以及在SiN层表面生成聚合物层，与传统钝化膜层的最外层SiN层相比，聚合物层具有的热稳定性和良好的介电性能，作为保护层，可以更好的减少外界对内部钝化层结构的影响。
【附图说明】
[0030]图1为本发明实施例提供的一种芯片的制作方法流程图；
[0031]图2为本发明实施例提供的一种制作顶层金属后的芯片的剖面结构示意图；
[0032]图3为本发明实施例提供的一种生成第一 Si02层后的芯片的剖面结构示意图；
[0033]图4为本发明实施例提供的一种第一 Si02层抛光后的芯片的剖面结构示意图；
[0034]图5为本发明实施例提供的一种注入离子生成介质层后的芯片的剖面结构示意图；
[0035]图6为本发明实施例提供的生成第二 Si02层后的芯片的剖面结构示意图；
[0036]图7为本发明实施例提供的生成SiN层后的芯片的剖面结构示意图；
[0037]图8为本发明实施例提供的生成聚合物层后的芯片的剖面结构示意图；
[0038]图9为本发明实施例提供的一种芯片的结构示意图。
【具体实施方式】
[0039]本发明实施例提供的
[0040]为了使本发明所解决的技术问题、技术方案以及有效果更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0041]实施例1
[0042]如图1所示的本发明实施例提供的一种芯片的制作方法，该方法包括:
[0043]步骤101，在半导体衬底上完成器件层的制作并在器件层表面完成顶层金属的制作后，在半导体衬底上生成第一 Si02层；
[0044]步骤102，将第一 Si02层进行化学抛光；
[0045]步骤103，在抛光后的第一 Si02层中注入高能量离子生成介质层；
[0046]步骤104，在介质层的表面生成第二 Si02层；
[0047]步骤105，在第二 Si02层表面生成SiN层；
[0048]步骤106，在SiN层表面生成聚合物层。
[0049]实施例中的半导体衬底为单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上的娃，如SOI (Silicon-On-1nsulator,绝缘衬底上的娃)。
[0050]步骤101中，在半导体衬底上完成器件层的制作并在所述器件层表面完成顶层金属的制作后，对顶层金属进行刻蚀和去除光刻胶后，生成的芯片的剖面图如图2所示，此时芯片包括半导体衬底1，器件层2，顶层金属3。
[0051]然后在如图2所示的芯片的半导体衬底上生成第一 3102层，本实施例中采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法制作所述第一 Si02层。以PECVD为例，将如图2所示的芯片放入等离子增强化学气相淀积设备中，然后在温度为480°C、压力为7torr、功率为300W的条件下生成第一 3丨02层，生成第一 Si02层后的芯片的剖面图如图3所示。较佳地，在所述半导体衬底上生成的第一 Si02层的厚度为1000-1500nm。制作的第一 Si02层为TE0S (正硅酸乙脂二氧化硅)、USG(无掺杂硅玻璃)、PSG(磷硅玻璃，磷含量2% -6% )、SR0(富硅氧化物)等，其中，第一 Si02层中的二氧化硅是由硅烷SiH4与氧气02反应生成的。
[0052]步骤102中，采用CMP化学机械抛光的方法将所述第一 Si02层进行化学抛光，抛光后的芯片的剖面图如图4所不，较佳地,抛光后的第一 Si02层4的厚度为500-1000nm。
[0053]通过对第一 Si02层进行抛光，将如图3所示的表面凹凸不平的第一 Si02层抛光掉，使抛光后的第一 Si02层4相对传统的紧贴顶层金属的Si02层更加平整致密，也有利于后续步骤中高能离子的注入。
[0054]步骤103中，所述在抛光后的第一 Si02层4中注入高能量离子后的部分第一 Si02层为介质层，也称作3102介质层。较佳地，注入的高能量离子包括Ar、As、P、0离子，注入的能量是80-300KeV。如图5所示的芯