、5D和5E中所讨论的制造方法。在将衬底200暴露于第一前驱物之前，能够在衬底200上执行可选的表面预处理，以促进外延生长并减少表面缺陷。在一个实施例中，表面预处理包括如先前在图5C中所讨论的氢烘烤处理和/或蚀刻步骤，以清洁凹陷的源极和漏极界面240、250。
[0071]从图6C开始，整个衬底200暴露于第一前驱物，以便在凹陷的源极和漏极界面240、250上沉积外延膜511、512。包括它们的{111}面241、251和{010}面242、252的凹陷的源极和漏极界面240、250是允许在其上外延生长外延膜511、512的单晶表面。另一方面，硬掩模410、间隔体420、440和栅极电介质310是非晶表面，从而在其上沉积非晶层513。如关于图5C所讨论的相同的第一前驱物和工艺条件在这里是可适用的，并且将不再讨论。
[0072]接下来，在图6D中，整个衬底200类似地暴露于第二前驱物，以从间隔体420、440的侧壁421、441和底表面422、442去除非晶层513。此外，第二前驱物也去除任何形成在硬掩膜410上和栅极电介质310下的非晶层513。如关于图5D所讨论的相同的第二前驱物和工艺条件在这里是可适用的，并且将不再讨论。
[0073]图6C和6D示出了在包括它们的{111}面241、251和{010}面242、252的凹陷的源极和漏极界面240、250上形成外延膜511、512的一次沉积-蚀刻循环。重复所述沉积-蚀刻循环，直到沉积了期望数量的外延膜。为了示例的目的，图6E示出了均包含十层外延膜的外延区域531、532。在本发明的实施例中，如先前在图5E中所描述的，所沉积的外延区域531、532具有缓变的碳或磷浓度。例如，所沉积的外延区域531、532(如图6E中所示)最下方的外延膜具有大约0.5原子％的缓变的碳浓度，并且逐渐增大至最上方的外延层的大约2原子％的期望水平。或者，所沉积的外延区域531、532最下方的外延膜具有大约8E19cm—3的缓变的磷浓度水平，并且逐渐增大至最上方的外延膜的大约2E21cm—3的期望水平。在一个实施例中，所沉积的外延区域531、532具有缓变的碳浓度(0.5-2原子％)和缓变的磷浓度(8E19-2E21Cm—3)的组合。
[0074]在每次沉积-蚀刻循环期间，非晶层513的去除类似地导致形成在间隔体420、440的底表面422、442与外延区域531、532的顶表面之间的空腔281、282。如图6?中所示，由选择性地沉积在外延区域531、532上的帽层541、542来基本上回填空腔281、282。
[0075]在一个实施例中，通过将衬底200曝露于第三前驱物，在单次沉积工艺中在外延区域531、532上选择性地沉积帽层541、542。如关于图5F所讨论的相同的第三前驱物和工艺条件在这里是可适用的。在外延区域531、532是具有掺杂有磷的硅和碳的晶体膜的情况下，第三前驱物使用相同的磷掺杂剂来形成帽层541、542。外延区域531、532的晶体表面允许在其上外延生长帽层541、542，结果，帽层541、542是含有掺杂有磷的硅的外延层。这完成了图2中所示的半导体器件的制造。
[0076]图7A-7C示出了形成如关于图3所讨论的半导体器件的方法。从图7A开始，半导体器件的制造从提供衬底200开始。图7A中所示的半导体器件与图5A相同，因此在这里不再详细讨论。
[0077]接下来，源极区域和漏极区域形成在衬底200上。在本发明的实施例中，源极和漏极区域的制造从使用诸如但不限于干法蚀刻或湿法蚀刻的公知蚀刻技术来使衬底200的部分凹陷开始。在一个实施例中，如图7B中所示，这里类似地应用图6B中所使用的湿法蚀刻来使衬底200凹陷，以便形成凹陷的源极界面240和凹陷的漏极界面250。湿法蚀刻使用如关于图6B所描述的相同的蚀刻剂化学试剂，以在{001}硅衬底200的{111}晶面中形成{111}面241、251。在一个实施例中，湿法蚀刻还在{001}硅衬底200的沟道区域中产生{010}面242、252。
[0078]接下来，如图7C中所示，在凹陷的源极和漏极界面240、250上选择性地沉积外延层610、620。在本发明的实施例中，通过将衬底200暴露于包括蚀刻剂气体的前驱物，而在单次沉积工艺中选择性地沉积外延层610、620。
[0079]在一个实施例中，前驱物包括图5C中类似地描述的含有硅的化合物和掺杂剂。在一个实施例中，含有娃的化合物包括但不限于娃烧和齒化娃烧。这种含有娃的化合物包括硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、二氯甲硅烷(SiH2Cl2)以及五氯硅烷。在本发明的实施例中，掺杂剂是η型掺杂剂，诸如但不限于磷或砷。在一个实施例中，使用没有任何氢气或诸如N2SAr的惰性气体的稀释的磷化氢(ΡΗ3)，来将磷掺杂剂引入外延层中。在另一实施例中，磷化氢气体与氢气混合，例如为氢气(?)中3 %的磷化氢(ΡΗ3)的混合物。在一个实施例中，前驱物的蚀刻剂气体包括但不限于氢气(Η2)和无水盐酸(HC1)。
[0080]在一个实施例中，使用共飞沉积技术来同时将包括蚀刻剂气体的前驱物输送至衬底200。在一个实施例中，在大约550至800摄氏度的温度和大约10托至大气压的压力下，将衬底200暴露于前驱物，且持续时间为大约30至2000秒。在具体实施例中，在635摄氏度的温度和600托的压力下，将衬底200暴露于第一前驱物，且持续时间为800秒。
[0081 ]在一个实施例中，生长外延层610、620，以具有大约30至2000埃的厚度。在具体实施例中，生长外延层610、620，以具有750埃的厚度。在使用磷掺杂剂的情况下，外延层610、620包括掺杂有磷的硅。
[0082] 在衬底200由单晶硅制成的情况下，包括它们的{111}面241、251和{010}面242、252的凹陷的源极和漏极界面240、250是允许在其上外延生长外延层610、620的单晶表面。由于硬掩模410和间隔体420、440具有非晶表面，所以蚀刻剂气体容易地去除了任何在沉积期间弱键合于硬掩模410和间隔体420、440上的含有硅和磷的化合物，从而将外延层610、620沉积在凹陷的源极和漏极界面240、250上，而不沉积在硬掩模410或间隔体420、440上。
[0083]沉积在间隔体420和{111}、{010}面241、242之间的外延层610的部分形成源极外延-尖端区域611。类似地，沉积在间隔体440和{111 }、{ 010}面251、2 5 2之间的外延层6 20的部分形成漏极外延-尖端区域621。通过相对近地靠近沟道区域形成源极和漏极外延-尖端区域611、621，在沟道区域上引发了更大的流体静应力，因而导致了更高的电子迀移率。此夕卜，掺杂磷的硅外延层610、620在沟道区域上引发了拉伸应力，由此增大了电子迀移率并改善了器件性能。这完成了图3中所示的半导体器件的制造。
[0084]另外，在将衬底200暴露于前驱物之前，能够在衬底200上执行可选的表面预处理，以促进外延生长并减少表面缺陷。例如，在衬底200上执行关于图5C所描述的类似的氢烘烤处理(图7B中)，以清洁包括它们的{111}面241、251和{010}面242、252的凹陷的源极和漏极界面240、250。
[0085]图8A-8I示出了形成如关于图4所讨论的三栅极器件的方法。如图8A中所示，三栅极器件的制造从提供衬底200开始。衬底200包括半导体主体或从衬底200延伸穿过隔离区域710、720的鳍260。在一个实施例中，隔离区域710、720是由常用技术形成的浅沟槽隔离(STI)区域，所述常用技术诸如蚀刻衬底200以形成沟槽，并随后沉积氧化物材料至沟槽上以形成STI区域。隔离区域710、720由任何诸如但不限于氧化硅(例如，Si02)的公知绝缘材料制成。
[0086]在一个实施例中，鳍260包括隔离区域700上方的顶表面261。鳍260还包括在隔离区域710上方暴露的前表面262，和在隔离区域720上方暴露的后表面263。在一个实施例中，鳍260由与衬底200相同的半导体材料制成。
[0087]接下来，在图8B中，栅极电介质330形成在顶表面261、前表面262和后表面263的部分上。在一个实施例中，栅极电介质330由任何诸如但不限于物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)的公知方法形成。
[0088]然后，栅极电极340形成在栅极电介质330上，并且在栅极电极340的任一侧上暴露鳍260的部分264、265。在一个实施例中，栅极电极340由任何诸如但不限于多晶硅的公知材料制成。形成在顶表面261、前表面262和后表面263上的栅极电极340产生了三栅极器件的三个栅极。随后，硬掩膜410形成在栅极电极320的顶部上。
[0089 ] 接下来，如图8C中所示，栅极间隔体460、470沉积在栅极电极340的相对的侧壁上。在一个实施例中，间隔体460、470通过使用公知技术来形成，所述公知技术诸如在包括栅极电极320的整个衬底200上沉积间隔体材料层，并随后各项异性蚀刻间隔体材料层，以在栅极电极340的侧壁上形成间隔体460、470。与此同时，鳍间隔体4