一种半导体器件及其制造方法
【技术领域】
[0001]本发明属于半导体制造领域，尤其涉及一种半导体器件及其制造方法。
【背景技术】
[0002]随着器件的特征尺寸不断减小，在进入纳米尺度尤其是22nm以下尺寸以后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等，为了克服这些问题，SOI (绝缘体上娃，Si 1 icon-On-1nsulator)技术应运而生。
[0003]SOI衬底分厚层和薄层S0I，薄层S0I器件的顶层硅的厚度小于栅下最大耗尽层的宽度，当顶层娃的厚度变薄时，器件从部分耗尽(Partially Deplet1n)向全部耗尽(FullyDeplet1n)转变，当顶层??圭小于50nm时，为超薄SOI (Ultra thin S0I,UTS0I), SOI器件全部耗尽，全部耗尽的器件具有较大电流驱动能力、陡直的亚阈值斜率、较小的短沟道、窄沟道效应和完全消除Kink效应等优点，特别适用于高速、低压、低功耗电路的应用，超薄S0I成为22nm以下尺寸工艺的理想解决方案。
[0004]然而，目前S0I衬底的造价较高，且提供的S0I衬底的规格较为单一，无法根据器件的需要调整各层的厚度。
【发明内容】
[0005]本发明的目的在于克服现有技术中的不足，提供一种半导体器件及其制造方法，可利用体衬底实现具有部分埋层的类SOI器件且沟道厚度和埋层厚度可调。
[0006]为实现上述目的，本发明的技术方案为:
[0007]一种半导体器件的制造方法，包括步骤:
[0008]提供半导体衬底；
[0009]在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成隔离，其中，第一半导体层包括位于部分有源区内的第一部分和向栅极端部方向延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度至少等于栅长;
[0010]在第二半导体层的有源区上形成器件结构，器件结构的栅极位于第一半导体层的第一部分之上；
[0011]在第一半导体层的第二部分之上的第二半导体层中形成贯通的刻蚀孔；
[0012]通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；
[0013]在空腔及刻蚀孔中填充介质材料，以分别形成埋层及绝缘孔。
[0014]可选的，形成第一半导体层和第二半导体层的步骤具体包括:
[0015]在衬底上形成第一掩膜层，并刻蚀部分厚度的衬底；
[0016]进行选择性外延生长，形成第一半导体层；
[0017]去除第一掩膜层；
[0018]进行外延生长，形成第二半导体层；
[0019]进行刻蚀，以形成隔离沟槽；
[0020]填充隔离沟槽，以形成隔离；
[0021]其中，第一半导体层包括位于有源区内的第一部分和向栅极端部延伸的第二部分。
[0022]可选的，所述衬底为硅衬底，所述第一半导体层为Gejii x，其中0〈χ〈1，所述第二半导体层为石圭。
[0023]可选的，通过刻蚀孔腐蚀去除第一半导体层，以形成空腔的步骤具体包括:
[0024]采用HF、H202、CH3C00H和H20的刻蚀剂进行腐蚀去除第一半导体层，以形成空腔。
[0025]可选的，在空腔及刻蚀孔中填充介质材料的步骤具体包括:
[0026]采用ALD工艺或者CVD工艺，在空腔中填满第一介质层以及在刻蚀孔的内壁上形成第一介质层；在刻蚀孔中填满第二介质层。
[0027]可选的，所述第一半导体层延伸至衬底中的器件结构的部分源漏区中。
[0028]此外，本发明还提供了由上述方法形成的半导体器件，包括:
[0029]半导体衬底；
[0030]半导体衬底上的埋层；
[0031]埋层及衬底上的第二半导体层，其中，埋层包括位于部分有源区内的第一部分和向栅极端部延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度大于或等于栅长；
[0032]在第二半导体层的有源区上的器件结构，器件结构的栅极位于埋层的第一部分之上；
[0033]位于埋层的第二部分之上的贯通第二半导体层的绝缘孔。
[0034]可选的，埋层为第一介质层，所述绝缘孔的介质材料包括孔内壁上的第一介质层和填充孔的第二介质层。
[0035]可选的，所述第一介质层为高k介质材料，第二介质层为氧化石圭。
[0036]可选的，所述埋层延伸至衬底中的器件结构的部分源漏区中。
[0037]本发明的半导体器件的制造方法，在部分的有源区内及有源区的沿栅极方向上形成了第一、第二部分的第一半导体层，而后，通过在第二部分上的第二半导体层中刻蚀出刻蚀孔来去除第一半导体层，并重新填充介质材料，可以通过体衬底实现具有部分埋层的类SOI器件，同时，埋层的厚度和沟道厚度可以通过形成的第一，第二半导体层的厚度来分别进行调节，满足不同器件的需求，工艺简单易行。
【附图说明】
[0038]为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039]图1示出了本发明的半导体器件的制造方法的流程图；
[0040]图2-图11A为根据本发明实施例的制造半导体器件的各个制造过程中的俯视图及AA、BB向截面结构示意图。
【具体实施方式】
[0041]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0042]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0043]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0044]参考图1所示，本发明提供了一种半导体器件的制造方法，包括:提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成隔离，其中，第一半导体层包括位于部分有源区内的第一部分和向栅极端部方向延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度大于或等于栅长；在第二半导体层的有源区上形成器件结构，器件结构的栅极位于第一半导体层的第一部分之上；在第一半导体层第二部分之上的第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；在空腔及刻蚀孔中填充介质材料，以分别形成埋层及绝缘孔。
[0045]在本发明的制造方法中，在部分的有源区内及有源区的沿栅极方向上形成了第一、第二部分的第一半导体层，而后，通过在第二部分上的第二半导体层中刻蚀出刻蚀孔来去除第一半导体层，并重新填充介质材料，可以通过体衬底实现具有部分埋层的类SOI器件，同时，埋层厚度和沟道厚度可以通过形成的第一，第二半导体层的厚度来分别进行调节，满足不同器件的需求，工艺简单易行。