。
[0066]而后，在步骤S06，在空腔130及刻蚀孔124中填充介质材料，以分别形成埋层131及绝缘孔133，参考图10A和10B所示(AA和BB向截面示意图，俯视图省略)。
[0067]在本实施例中，首先，可以通过ALD(原子层沉积)或CVD(化学气相沉积)工艺，进行第一介质材料的填充，该第一介质材料可以为氧化物材料或高k介质材料或其他绝缘的介质材料，在填满空腔形成第一介质层131时，刻蚀孔124的内壁上也沉积有该第一介质层，如图10B所示(BB向截面示意图，俯视图省略)；接着，以第二介质材料填充刻蚀孔124，第二介质材料可以为氧化硅等介质材料，并进行平坦化，直至暴露层间介质层120，在刻蚀孔中形成第二介质层132，从而以第一介质材料填充空腔形成了埋层131，以第一和第二介质材料填充刻蚀孔124形成了绝缘孔133，如图10B所示。
[0068]在本发明的实施例中，形成的第一半导体层106在沿栅长方向延伸至了源漏区116中，这样，在去除该第一半导体层并填充介质材料形成埋层131后，埋层延伸至衬底中的部分源漏区116中。这使得，该器件即拥有部分ETS0I的优点，又可以避免ETS0I流程中因RSD(提升源漏，Raised Source Drain)带来的工艺复杂性和寄生电容，并且减少了第一半导体层腐蚀的面积，对于腐蚀工艺的更容易控制。
[0069]在其他实施例中，也可以采用其他方法来进行空腔的填充，例如可以采用热氧化法进行氧化，使得衬底及第二半导体层的氧化物材料填满空腔，接着，进行刻蚀孔的填充。
[0070]而后，可以进行其他必要的工艺。
[0071]可以按照常规工艺，在层间介质层120上形成第五掩膜层(图未示出)，在第五掩膜层的掩蔽下，进行刻蚀层间介质层的刻蚀，形成接触孔(图未示出)；而后，进行金属材料的填充，并进行平坦化，直至暴露层间介质层120，以形成源漏接触142和栅极接触144，参考图11和图11A(图11的AA向截面示意图)所示。
[0072]至此形成了根据本发明制造方法的半导体器件。参考图11、图11A和图10B所示，该半导体器件包括:半导体衬底100 ;半导体衬底100上的埋层131 ;埋层131及衬底100上的第二半导体层108，其中，埋层131包括位于部分有源区内的第一部分106-1和向栅极端部延伸的第二部分106-2,第一部分在栅宽方向与有源区同宽且在栅长方向的宽度大于或等于栅长；在第二半导体层108的有源区上的器件结构200，器件结构的栅极112位于埋层的第一部分106-1之上；位于埋层的第二部分106-2之上的贯通第二半导体层108的绝缘孔 133。
[0073]在本发明的实施例中，埋层131为第一介质层，所述绝缘孔133的介质材料的介质材料包括刻蚀孔内壁上的第一介质层131和填充刻蚀孔的第二介质层132，例如第一介质层可以为高k介质材料，第二介质层可以为氧化硅。
[0074]在本发明的实施例中，埋层131延伸至衬底100中的器件结构的部分源漏区116中。
[0075]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
[0076]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种半导体器件的制造方法，其特征在于，包括步骤: 提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成隔离，其中，第一半导体层包括位于部分有源区内的第一部分和向栅极端部方向延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度大于或等于栅长；在第二半导体层的有源区上形成器件结构，器件结构的栅极位于第一半导体层的第一部分之上； 在第一半导体层的第二部分之上的第二半导体层中形成贯通的刻蚀孔； 通过刻蚀孔腐蚀去除第一半导体层，以形成空腔； 在空腔及刻蚀孔中填充介质材料，以分别形成埋层及绝缘孔。2.根据权利要求1所述的制造方法，其特征在于，形成第一半导体层和第二半导体层的步骤具体包括: 在衬底上形成第一掩膜层，并刻蚀部分厚度的衬底； 进行选择性外延生长，形成第一半导体层； 去除第一掩膜层； 进行外延生长，形成第二半导体层； 进行刻蚀，以形成隔离沟槽； 填充隔离沟槽，以形成隔离； 其中，第一半导体层包括位于有源区内的第一部分和向栅极端部延伸的第二部分。3.根据权利要求2所述的制造方法，其特征在于，所述衬底为硅衬底，所述第一半导体层为GexSii x，其中0〈χ〈1,所述第二半导体层为石圭。4.根据权利要求3所述的制造方法，其特征在于，通过刻蚀孔腐蚀去除第一半导体层，以形成空腔的步骤具体包括: 采用HF、H202、CH3C00H和H20的刻蚀剂进行腐蚀去除第一半导体层，以形成空腔。5.根据权利要求1所述的制造方法，其特征在于，在空腔及刻蚀孔中填充介质材料的步骤具体包括: 采用ALD工艺或者CVD工艺，在空腔中填满第一介质层以及在刻蚀孔的内壁上形成第一介质层；在刻蚀孔中填满第二介质层。6.根据权利要求1所述的制造方法，其特征在于，所述第一半导体层延伸至衬底中的器件结构的部分源漏区中。7.一种半导体器件，其特征在于，包括: 半导体衬底； 半导体衬底上的埋层； 埋层及衬底上的第二半导体层，其中，埋层包括位于部分有源区内的第一部分和向栅极端部延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度大于或等于栅长； 在第二半导体层的有源区上的器件结构，器件结构的栅极位于埋层的第一部分之上； 位于埋层的第二部分之上的贯通第二半导体层的绝缘孔。8.根据权利要求7所述的半导体器件，其特征在于，埋层为第一介质层，所述绝缘孔的介质材料包括孔内壁上的第一介质层和填充孔的第二介质层。9.根据权利要求8所述的半导体器件，其特征在于，所述第一介质层为高k介质材料，第二介质层为氧化硅。10.根据权利要求7所述的半导体器件，其特征在于，所述埋层延伸至衬底中的器件结构的部分源漏区中。
【专利摘要】本发明公开了一种半导体器件的制造方法，该方法包括：提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成隔离，其中，第一半导体层包括位于部分有源区内的第一部分和向栅极端部方向延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度大于或等于栅长；在第二半导体层的有源区上形成器件结构，器件结构的栅极位于第一部分之上；在第二部分之上的第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；在空腔及刻蚀孔中填充介质材料，以分别形成埋层及绝缘孔。本发明通过体衬底实现具有部分埋层的类SOI器件，埋层和沟道的厚度可调。
【IPC分类】H01L29/78, H01L21/336, H01L29/06
【公开号】CN105489647
【申请号】CN201410478359
【发明人】徐烨锋, 闫江, 唐兆云, 唐波, 许静
【申请人】中国科学院微电子研究所
【公开日】2016年4月13日
【申请日】2014年9月18日