11和未掺杂区212，所述掺杂区211的表面与所述伪栅极膜201的表面齐平，所述未掺杂区212位于所述掺杂区211底部。
[0057]在所述伪栅极膜201内掺杂离子用于提高所形成的掺杂区211与掺杂区211底部的未掺杂区212之间的刻蚀选择性，使得后续在刻蚀形成伪栅极层之后，能够对所述伪栅极层的侧壁进行减薄，而且能够保证在减薄工艺之后，所述未掺杂区212的侧壁相对于掺杂区211的侧壁凹陷，即所述伪栅极层的底部尺寸小于顶部尺寸；则后续在形成介质层并去除所述伪栅极层之后，能够使介质层内所形成的第一开口底部尺寸小于顶部尺寸，则用于形成栅极的材料易于进入所述第一开口的底部，能够避免栅极的材料在所述第一开口顶部的侧壁表面堆积，以保证形成第一开口内的栅极内部不会形成空洞，从而保证了所形成的栅极性能稳定。
[0058]在选用所述伪栅极膜201内掺杂离子的种类时，需要考虑后续对伪栅极层侧壁进行减薄的工艺；具体的，需要保证在所述伪栅极膜掺杂离子的部分在后续的减薄工艺中，具有较慢的减薄速率；而所述伪栅极膜未掺杂离子的部分在后续的减薄工艺中，具有较快的减薄速率。
[0059]在本实施例中，由于后续对伪栅极层侧壁进行减薄的工艺为湿法刻蚀工艺，而为掺杂离子的伪栅极膜201的材料为多晶硅，则所述湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。由于所述四甲基氢氧化铵溶液对于掺杂有硼离子的多晶硅刻蚀速率较慢，因此，在本实施例中，在所述伪栅极膜201内掺杂的离子为硼离子。
[0060]在本实施例中，在所述伪栅极膜201内掺杂离子的工艺为离子注入工艺。在其它实施例中，在所述伪栅极膜201内掺杂离子的工艺还能够为原位掺杂工艺或离子扩散工艺；所述原位掺杂工艺即在形成伪栅极膜201过程中，在形成所述未掺杂区212之后，在工艺气体中加入含有掺杂离子的气体，以形成掺杂区211 ;所述离子扩散工艺即采用含有掺杂离子的气体对所述伪栅极膜201的表面进行处理，通过离子扩散的机理，使掺杂离子进入所述伪栅极膜201内的表面区域，以形成掺杂区211。
[0061]在本实施例中，形成所述掺杂区211的离子注入工艺参数包括:注入能量小于6KeV，注入剂量大于lE15atomS/cm2。所述注入能量越大，所形成的掺杂区211的厚度越大，而所述注入能量小于6KeV，则所形成掺杂区211的厚度小于300埃。
[0062]本实施例中，通过精确调控所述注入能量，能够使所述掺杂区211的厚度为150埃?200埃。由于后续需要去除在所述掺杂区211的位置形成的部分栅极，为了避免后续去除过多栅极的材料，使所形成的栅极厚度能够精确控制，所述掺杂区211的厚度不易过厚；又由于所述掺杂区211的厚度决定了后续所形成的第一开口内，宽度尺寸较大的区域深度，而所述宽度尺寸较大的区域位于第一开口的顶部，决定了在所述第一开口内形成的栅极质量，因此，所述掺杂区211的厚度不宜过薄，否则将无法有效避免所形成的栅极内部形成空洞。当掺杂区211的厚度在150埃?200埃的范围内时，能够使所形成的晶体管性能良好。
[0063]在本实施例中，所述注入剂量大于lE17atoms/cm2。所述注入剂量越大,则在所述伪栅极膜201内，所述掺杂区211相对于未掺杂区212的刻蚀选择比越大，则后续减薄伪栅极层侧壁的工艺对所述掺杂区211侧壁的减薄速率较低，能够使减薄后续的未掺杂区212侧壁相对于掺杂区211的侧壁凹陷的尺寸较大，使得后续所形成的第一开口顶部尺寸和底部尺寸差异较大，能够进一步地保证在第一开口内形成的栅极内部致密均匀。
[0064]在本实施例中，在所述离子注入工艺之后，采用退火工艺激活所述伪栅极膜201内掺杂的离子，使所掺杂的离子能够在所述掺杂区211内均匀分布，有利于在后续的减薄工艺中，保证减薄工艺对掺杂区211侧壁的减薄速率均匀。所述退火工艺能够为尖峰退火，退火温度为900°C?1100°C，退火时间为5秒?30秒。在一实施例中，所述退火温度为1000°C，退火时间为10秒。
[0065]请参考图7，在所述伪栅极膜201 (如图6所示)内掺杂离子之后，刻蚀部分所述伪栅极膜201直至暴露出衬底200表面为止，在所述衬底200表面形成伪栅极层201a，所述伪栅极层201a包括未掺杂区212、以及位于未掺杂区212表面的掺杂区211。
[0066]本实施例中，所形成的伪栅极层201a分别位于所述衬底200的第一区域210和第二区域220表面；由于所述第一区域210用于形成PMOS晶体管，所述第二区域220用于形成NMOS晶体管，位于第一区域210的伪栅极层201a为PMOS晶体管的栅极占据空间位置，位于第二区域220的伪栅极层201a为NMOS晶体管的栅极占据空间位置。
[0067]在另一实施例中，所述衬底包括基底、以及位于基底表面的鳍部，所形成的伪栅极层横跨于所述鳍部上、且覆盖部分所述鳍部的侧壁和顶部表面。
[0068]所述刻蚀伪栅极膜201并形成伪栅极层201a的工艺包括:在所述伪栅极膜201表面形成掩膜层204，所述掩膜层204覆盖需要形成伪栅极层201a的对应位置和结构；以所述掩膜层204为掩膜，刻蚀所述伪栅极膜201并形成伪栅极层201a。
[0069]由于所述伪栅极膜201内具有未掺杂区212、以及位于未掺杂区212顶部的掺杂区211，因此，由所述伪栅极膜201刻蚀形成的栅极层201a内也具有所述未掺杂区212、以及位于未掺杂区212顶部的掺杂区211。由于所述掺杂区211与未掺杂区212之间具有较高的刻蚀选择性，从而能够在后续对伪栅极层201a侧壁进行减薄的工艺中，使未掺杂区212的侧壁相对于掺杂区211的侧壁凹陷。
[0070]所述掩膜层204的材料包括SiN、S1N, S1BN, S1CN中的一种或多种组合；所述掩膜层204的厚度为50埃?200埃。所述掩膜层204的形成工艺包括:在伪栅极膜201表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化的光刻胶层，所述图形化的光刻胶层覆盖需要形成伪栅极层201a的对应区域；以所述光刻胶层为掩膜，刻蚀所述掩膜材料膜直至暴露出伪栅极膜201表面，形成掩膜层204 ;在形成掩膜层204之后，去除所述光刻胶层。其中，所述掩膜材料膜的形成工艺为原子层沉积工艺或化学气相沉积工艺。
[0071]刻蚀部分所述伪栅极膜201以形成伪栅极层201a的工艺为湿法刻蚀工艺、各向异性的干法刻蚀工艺中的一种或两种组合。在本实施例中，刻蚀所述伪栅极膜201的工艺为各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺能够对刻蚀方向进行调整，使所形成的伪栅极层201a侧壁垂直于衬底200表面。
[0072]本实施例中，由于所述伪栅极膜201停止于所述伪栅介质膜203的表面，因此，所述刻蚀部分所述伪栅极膜201的工艺能够停止于所述伪栅介质膜203表面，避免所述刻蚀工艺对所述衬底200表面造成损伤。
[0073]在其它实施例中，所述伪栅介质膜203和伪栅极膜201之间还形成有高K介质层，在刻蚀所述伪栅极膜201之后，对所述高K介质层进行刻蚀，直至暴露出伪栅极膜203表面为止，在伪栅介质膜203和伪栅极层201a之间形成栅介质层。
[0074]请参考图8,对所述伪栅极层201a的侧壁进行减薄,使所述未掺杂区212的侧壁相对于掺杂区211的侧壁凹陷。
[0075]由于所述掺杂区211内具有掺杂离子，使得所述掺杂区211相对于未掺杂区212具有较高的刻蚀选择比，而所述对伪栅极层201的侧壁进行减薄的工艺为刻蚀工艺，使得所述刻蚀工艺对未掺杂区212的刻蚀速率较快，而对掺杂区211的刻蚀速率较慢，能够使经过减薄的未掺杂区212侧壁表面相对于掺杂区211的侧壁表面凹陷，即使得所述伪栅极层201a的底部尺寸小于顶部尺寸，能够使后续形成于介质层内的第一开口底部尺寸小于顶部尺寸，则后续形成于第一开口内的栅极均匀致密。
[0076]在本实施例中，对所述伪栅极层201a的侧壁进行减薄的工艺为湿法刻蚀工艺，所述湿法刻蚀的刻蚀液为四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液的温度小于40°C。
[0077]由于所述四甲基氢氧化铵溶液对于掺杂硼离子的硅材料刻蚀速率较慢，而对于无定形硅或多晶硅材料刻蚀速率较快，因此，在相同的刻蚀时间内，所述湿法刻蚀工艺对于未掺杂区212的侧壁刻蚀厚度较大，对掺杂区211的侧壁刻蚀厚度较小，从而能够使所述未掺杂区212的侧壁相对于掺杂区211的侧壁表面凹陷，使所述伪栅极层201a的底部尺寸小于顶部尺寸。
[0078]在本实施例中，所述四甲基氢氧化铵溶液的温度小于30°C。由于刻蚀液的温度越高，所述湿法刻蚀工艺的刻蚀速率越快，则刻蚀厚度约难以精确控制，因此，通过降低所述四甲基氢氧化铵溶液的温度，使对于伪栅极层201a侧壁的刻蚀速率降低，以精确控制对伪栅极层201a侧壁减薄的厚度。
[0079]对所述伪栅极层201a的侧壁进行减薄的厚度为3纳米?