半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置，该半导体装置在I个芯片之上具有开关元件和对该开关元件的工作温度进行测定的温度传感二极管。
【背景技术】
[0002]搭载有IGBT(InsulatedGate Bipolar Transistor)、M0SFET(Metal OxideSemiconductor Field Effect Transistor)等功率芯片(半导体装置)的功率模块被作为开关装置使用，该开关装置进行以高速接通/断开电流的通断动作。
[0003]如果持续进行通断动作，则会在功率芯片以发热的形式而产生由流过开关装置的电流与施加在开关装置的电压的积分所得到的电力损耗。如果功率芯片的温度超过工作保障范围，则可能会使功率芯片发生故障。
[0004]当前，为了使功率芯片的温度不超过工作保障范围，使用具有温度传感二极管的功率芯片，该温度传感二极管对功率芯片的表面温度进行监视(例如，参照专利文献I?3)。
[0005]专利文献I:日本特开2007-287919号公报
[0006]专利文献2:日本特开平8-213441号公报
[0007]专利文献3:日本特开平10-116987号公报
【发明内容】
[0008]由于二极管的正向电压VF会对应于温度的上升而降低，因此通过将温度传感二极管的正向电压VF的值换算为温度，从而能够进行功率芯片的温度检测。
[0009]当前，将温度传感二极管的正向电压VF换算为温度的处理，由在功率模块内与功率芯片分开设置且与该功率芯片连接的控制电路进行。在将功率芯片与控制电路进行连接时，将功率芯片内的温度传感二极管的阴极电极(端子)与功率芯片内的开关元件的主电极(例如，在开关元件是IGBT的情况下为发射极电极)在控制电路内或利用中继端子进行连接。即，温度传感二极管的阴极电极焊盘与开关元件的主电极焊盘在功率芯片内是分离设置的，在使两电极焊盘进行短路的情况下，需要从各电极焊盘向设置在功率芯片外的中继端子实施配线，存在组装性差的问题。
[0010]本发明就是为了解决这些问题而提出的，其目的在于提供一种能够实现组装性的提高以及小型化的半导体装置。
[0011]为了解决上述的课题，本发明所涉及的半导体装置具有:开关元件，其形成在半导体衬底;温度传感二极管，其形成在半导体衬底;开关元件的主电流电极焊盘，其配设在半导体衬底之上；以及导电膜，其配设在半导体衬底之上，将主电流电极焊盘与温度传感二极管的一个电极电连接。
[0012]发明的效果
[0013]根据本发明，由于具有:开关元件，其形成在半导体衬底;温度传感二极管，其形成在半导体衬底;开关元件的主电流电极焊盘，其配设在半导体衬底之上；以及导电膜，其配设在半导体衬底之上，将主电流电极焊盘与温度传感二极管的一个电极电连接，因此能够实现组装性的提高以及小型化。
[0014]通过以下的详细的说明和附图，使本发明的目的、特征、方式以及优点变得更加明确。
【附图说明】
[0015]图1是表示本发明的实施方式I所涉及的半导体装置的结构的一个例子的俯视图。
[0016]图2是表示本发明的实施方式I所涉及的半导体装置的结构的一个例子的剖视图。
[0017]图3是表示本发明的实施方式I所涉及的半导体装置的结构的一个例子的剖视图。
[0018]图4是表示本发明的实施方式2所涉及的半导体装置的结构的一个例子的剖视图。
[0019]图5是表示本发明的实施方式2所涉及的半导体装置的结构的另一个例子的俯视图。
[0020]图6是表示本发明的实施方式2所涉及的半导体装置的结构的另一个例子的俯视图。
[0021 ]图7是表示前提技术所涉及的半导体装置的结构的一个例子的俯视图。
[0022]图8是表示前提技术所涉及的半导体装置的结构的一个例子的剖视图。
【具体实施方式】
[0023]下面基于附图对本发明的实施方式进行说明。
[0024]此外，在本实施方式中，假定为在半导体装置的衬底(半导体衬底)之上形成的开关元件是IGBT而进行说明。
[0025]〈前提技术〉
[0026]首先，对成为本发明的前提的技术(前提技术)进行说明。
[0027]图7是表示前提技术所涉及的半导体装置1(功率芯片)的结构的一个例子的俯视图。
[0028]半导体装置I构成为，在衬底之上设置发射极电极焊盘6(主电流电极焊盘)、栅极电极焊盘7以及沟槽8而形成有IGBT(开关元件)。另外，半导体装置I构成为，在衬底之上形成有温度传感二极管2。
[0029]温度传感二极管2的阴极电极2a经由阴极配线4a与阴极电极焊盘3连接。另外，温度传感二极管2的阳极电极2b经由阳极配线4b与阳极电极焊盘5连接。
[0030]阴极电极焊盘3、阳极电极焊盘5以及栅极电极焊盘7分别经由中继端子连接用配线10与中继端子9a连接。中继端子9a为功率模块所具有的端子部9之中的一个要素，该功率模块包含半导体装置I和未图示的控制电路。此外，中继端子连接用配线10例如可以为铝导线，也可以为其他金属导线。
[0031]此外，虽未图示，但从控制电路引出的配线也根据需要而与中继端子9a连接。
[0032]图8是表示图7的A—A剖面的一个例子的剖视图。此外，在图8中，为了使说明变得简单，仅简化而图示出说明所需的主要的结构要素。
[0033]在由ΓΓ层11以及P层12构成的Si衬底13(半导体衬底)之上，隔着绝缘膜14形成有阴极电极焊盘3以及发射极电极焊盘6。
[0034]在Si衬底13的发射极电极焊盘6之下形成有沟槽8，该沟槽8用于形成IGBT的各单元的栅极电极。此外，沟槽8的间距在图7和图8中不一致。
[0035]掺杂多晶硅15以及栅极金属配线16是层叠形成的，与阴极电极焊盘3和发射极电极焊盘6分离地设置在阴极电极焊盘3与发射极电极焊盘6之间。另外，掺杂多晶硅15以及栅极金属配线16构成栅极配线部17，栅极配线部17与栅极电极焊盘7连接。
[0036]保护膜18以覆盖绝缘膜14、栅极金属配线16、一部分阴极电极焊盘3以及一部分发射极电极焊盘6的方式形成。
[0037]此外，虽然在图8的剖视图没有表示，但温度传感二极管2也形成在Si衬底13之上。
[0038]如上所述，在前提技术所涉及的半导体装置I中，阴极电极焊盘3与发射极电极焊盘6绝缘(未电连接)。然而，有时是使阴极电极焊盘3与发射极电极焊盘6短路而进行使用，在该情况下需要从阴极电极焊盘3以及发射极电极焊盘6引出中继端子连接用配线10，在中继端子9a处连接从各电极焊盘引出的中继端子连接用配线10，从而使阴极电极焊盘3与发射极电极焊盘6短路。因此，存在半导体装置I的组装性变差的问题。
[0039]本发明就是为了解决上述的问题而提出的，下面详细地进行说明。
[0040]〈实施方式1>
[0041]图1是表示本发明的实施方式I所涉及的半导体装置I的结构的一个例子的俯视图。另外，图2是表不图1的A—A剖面的一个例子的剖视图