封装结构及其制法
【技术领域】
[0001]本发明有关于一种半导体结构及其制法，尤指一种半导体封装结构及其制法。
【背景技术】
[0002]随着电子产品逐渐朝微型化发展，印刷电路板(PCB)表面可供设置半导体封装件的面积越来越小，因此遂发展出一种半导体封装件的立体堆栈技术，其通过于一半导体封装件上迭置另一半导体封装件，而成为一层迭式封装结构(package on package, POP)，以符合高密度组件设置的要求。
[0003]请参阅图1，其为现有的层迭式封装结构的剖视图。主要在一芯片11周围设置封胶层(molding compound) 12，并在该芯片11的主动面设置增层线路层13与焊球14，以及在封胶层12中设置导通孔(Through package via, TPV) 15，另进一步在芯片11的非主动面设置线路层16，以使该线路层16可透过导通孔15与增层线路层13电性连接。
[0004]然而，在前述导通孔制作时，是使用激光钻孔技术，但由于该封胶层中填充有封胶粒子(compound filler)，所以在钻孔后，因为该些封胶粒子的阻碍或破损，造成导通孔侧壁粗糙度过粗，衍生后续线路电镀困难及电性不连续等问题。相对地，如降低封胶粒子尺寸虽可改善钻孔孔壁粗糙问题，但却会造成封装结构强度不足问题。
[0005]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0006]鉴于上述现有技术的缺失，本发明提供一种封装结构及其制法，避免现有制程直接在封胶层钻孔时因封胶层中填充有封胶粒子所导致孔壁粗糙问题。
[0007]本发明的封装结构的制法，包括:提供第一载板，并将至少一半导体芯片以其主动面接置于该第一载板上；于该第一载板上形成一阻层，并图案化该阻层；于该第一载板上形成一封胶层，并使该封胶层覆盖该半导体芯片及该图案化阻层；以及薄化该封胶层，以外露出该半导体芯片非主动面及图案化阻层。藉以构成本发明的封装结构。
[0008]后续还可在该封装结构上进行增层线路制程，于该封胶层、半导体芯片非主动面及图案化阻层上覆盖第二载板；移除该第一载板，以外露出该半导体芯片主动面、图案化阻层及封胶层；于该半导体芯片主动面、图案化阻层及封胶层上形成第一增层线路层，并使该第一增层线路层电性连接至该半导体芯片主动面；于该第一增层线路层上覆盖第三载板；移除该第二载板，以外露出该半导体芯片非主动面、图案化阻层及封胶层；对应该图案化阻层处钻孔形成导通孔，以外露出第一增层线路层部分；于该半导体芯片非主动面、图案化阻层及封胶层上形成第二增层线路层，并于该图案化阻层导通孔处形成导电通孔，以使该第二增层线路层透过该导电通孔电性连接至该第一增层线路层；以及移除该第三载板，并于该第一增层线路层上植设焊球。该阻层为感光的光阻层。
[0009]本发明还提供一种封装结构，包括:一封胶层；至少一半导体芯片，该半导体芯片具有相对的主动面及非主动面，且该半导体芯片嵌埋于该封胶层中，并使该半导体芯片主动面及非主动面外露出该封胶层；以及一图案化阻层，该图案化阻层具有相对的第一表面及第二表面，且该图案化阻层嵌埋于该封胶层中，并使该图案化阻层的第一表面及第二表面外露出该封胶层。
[0010]另外该封装结构还可包括:第一增层线路层，该第一增层线路层形成于该封胶层、半导体芯片主动面及图案化阻层第一表面上，且该第一增层线路层电性连接至该半导体芯片主动面；第二增层线路层，该第二增层线路层形成于该封胶层、半导体芯片非主动面及图案化阻层第二表面上，且该第二增层线路层透过形成于该图案化阻层中的导电通孔电性连接至该第一增层线路层；以及焊球，其设于该第一增层线路层上。
[0011]因此，本发明的封装结构及其制法，以阻层取代部分的封胶层，并在该阻层钻孔形成导通孔，从而得到较细致的钻孔效果，避免现有制程直接在封胶层钻孔时，因封胶层中填充有封胶粒子所导致孔壁粗糙及衍生后续线路电镀困难及电性不连续等问题。
【附图说明】
[0012]图1为现有层迭式封装结构的剖面示意图；
[0013]图2A至图2K为本发明的封装结构及其制法示意图；以及
[0014]图2E’为对应图2E的另一实施态样示意图。
[0015]主要组件符号说明
[0016]11芯片
[0017]12封胶层
[0018]13增层线路层
[0019]14焊球
[0020]15导通孔
[0021]16线路层
[0022]20a第一载板
[0023]20b第二载板
[0024]20c第三载板
[0025]200a第一离形层
[0026]200b第二离形层
[0027]200c第三离形层
[0028]21半导体芯片
[0029]21a主动面
[0030]21b非主动面
[0031]22封胶层
[0032]23第一增层线路层
[0033]24焊球
[0034]27阻层
[0035]271第一表面
[0036]272第二表面
[0037]27a导通孔
[0038]27b导电通孔。
【具体实施方式】
[0039]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0040]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“顶”及“底”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0041]请参阅图2A至图2K，其为本发明的封装结构的制法示意图。
[0042]如图2A所不，在一第一载板20a上设置第一离形层200a，并于该第一离形层200a上接置至少一半导体芯片21，其中该半导体芯片21具有一相对的主动面21a及非主动面21b，且该半导体芯片21以其主动21a面接置于该第一载板20a的第一离形层200a上；该第一离形层200a设置目的为方便后续该半导体芯片21与该第一载板20a分离。
[0043]如图2B及图2C所示，于该第一载板20a及半导体芯片21上覆盖一阻层27，该阻层为一光阻层，并图案化该阻层27，以使该图案化阻层27形成有多个开口而外露出半导体芯片21及部分第一离形层200a。该阻层27例如为负型感光光阻层。
[0044]如图2D所示，于该第一载板20a上形成一封胶层22，并使该封胶层22覆盖该半导体芯片21及该图案化阻层27，藉以将该半导体芯片21及图案化阻层27嵌埋于该封胶层22中。该封胶层中填充有封胶粒子，且该封胶粒子的颗粒尺寸需够大以提供足够结构强度。
[0045]如图2E所示，透过研磨或切割等方式薄化该封胶层22，以外露出该半导体芯片21非主动面21b及图案化阻层27的第二表面272，其中该半导体芯片21非主动面21b、图案化阻层27的第二表面272与封胶层22表面齐平。
[0046]请参阅图2E’，之后即可移除该离形层200a及第一载板20a，以构成本发明的封装结构。
[0047]因此，本发明的封装结构包括:一封胶层22 ;至少一半导体芯片21，具有相对的主动面21a及非主动面21b，且该半导体芯片21嵌埋于该封胶层22中，并使该半导体芯片21主动面21a及非主动面21b外露出该封胶层22 ;以及一图案化阻层27，具有相对的第一表面271及第二表面272，且该图案化阻层27嵌埋于该封胶层22中，并使该图案化阻层27的第一表面271及第二表面272外露出该封胶层22。
[0048]后续可在该封装结构上进行增层线路制程。
[0049]如图2F所示，于该封胶层22、半导体芯片21非主动面21b及图案化阻层27第二表面上覆盖第二离形层200b及第二