的刻蚀前，在第一开口内形成覆盖第一开口侧壁的牺 牲层，牺牲层在第一开口处围成宽度更小的第二开口，以第二开口定义栅极末端距离，有效 的减小了栅极末端之间的距离，提高了器件的集成度，降低了器件制造的成本。
[0054] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0055] 图8至图24是本发明形成M0S晶体管一实施例各个步骤的示意图。
[0056] 参考图8,结合参考图9,其中图9是图8中A-A'线的剖视图，提供半导体衬底100， 在所述半导体衬底100上依次形成栅极层102和第一掩模层103,在所述第一掩模层103中 形成第一开口 104。
[0057] 所述半导体衬底100是后续工艺的工作平台。所述半导体衬底100材料选自单晶 硅、多晶硅或非晶硅；所述半导体衬底100也可以选自硅、锗、砷化镓或硅锗化合物；所述半 导体衬底1〇〇还可以选自具有外延层或外延层上娃结构；所述半导体衬底1〇〇还可以是其 他半导体材料，本发明对此不作任何限定。本实施例中所述衬底100材料为硅。
[0058] 所述栅极层102后续用以形成栅极，材料一般为多晶硅，也可以为金属，例如铜、 铝等。本实施例中，栅极材料为多晶硅。所述多晶硅可以采用常用的化学气相沉积的方式 形成。需要说明的是，所述栅极层102上还设置有阻挡层（图中未标示）用于避免后续工 艺对所述栅极层102造成损伤。
[0059] 需要说明的是，所述半导体衬底100和所述栅极层102之间还设置有栅介质层 101，用于隔离所述半导体衬底100和栅极层102。本实施例中，所述栅介质层101的材料为 氧化硅，本发明对栅极介质层101的材料不做限制，所述栅极介质层101还可以是其他高介 电常数材料。所述氧化硅可以通过现有技术中常用的热氧化生长的方式形成，覆盖所述半 导体衬底1〇〇。
[0060] 所述第一掩模层103用于形成栅极图形。本实施例中，第一掩模层103包括依次 形成的氮化物层和氧化物层，具体的氮化物层材料为氮化硅，氧化物层材料为氧化硅。所述 第一掩模层103的形成工艺为物理气相沉积、化学气相沉积或者热氧化生长工艺。需要说 明的是，所述第一掩模层103的构成仅为一个示例，可以根据具体实施例做改动，本发明对 此不做任何限定。
[0061] 所述在第一掩模层103中形成第一开口 104,所述第一开口 104的位置定义出栅极 末端的位置。具体地，形成第一开口 104的步骤包括：在所述第一掩模层103表面形成具有 图形化的光刻胶；以所述图形化的光刻胶为掩模，刻蚀所述第一掩模层103,在所述第一掩 模层103内形成第一开口 104。本实施例中，采用干法刻蚀工艺在所述第一掩模层103中形 成第一开口 104。需要说明的是，所述在第一掩模层103内形成第一开口 104的步骤之后， 还包括去除所述光刻胶层。去除所述光刻胶层采用的工艺可以为刻蚀工艺或者灰化工艺中 的任意一种，上述工艺已为本领域技术人员所熟知，在此不再赘述。
[0062] 本实施例中，所述第一开口 104为长方形开口，沿第一方向（即长方形的长边方 向）延伸，此处所述第一方向与A-A'线相垂直，本发明对第一开口 104的形状不做限制，所 述第一开口 104的形状还可以为正方形、椭圆或者圆形等。需要说明的是，本实施例中，示 出的第一开口 104数量为1个仅为示例，在具体实施中，根据需要形成的栅极图形，还可以 形成多个第一开口 104。
[0063] 还需要说明的是，在对第一掩模层103进行刻蚀形成第一开口 104的步骤 中，形成的光刻胶层还可以包含抗反射层，具体的可以是介电抗反射层（Dielectric Anti-Reflective Coating, DARC)〇
[0064] 参考图10,结合参考图11，其中图11为图10中B-B'线的剖视图，在所述第一开 口 104的侧壁形成牺牲层105,所述牺牲层105在所述第一开口处围成第二开口 104a，所述 第二开口 104a的宽度D2(B-B'方向）用于定义栅极末端之间的距离。
[0065] 由于所述牺牲层105形成于所述第一开口 104的侧壁，因此所述牺牲层105的作 用是收缩所述第一开口 104的宽度DdB-B'方向），以形成宽度（B-B'方向）更小的第二开 口 104a。而且所述牺牲层105为保形覆盖，因此所述第二开口 104a的形状与所述第一开口 104的形状一致。具体的，如图10所示，本实施例中，所述第二开口 104a的形状与所述第 一开口 104-样，同为长方形。当第一开口 105a为其他形状的时候，相应的所述第二开口 l〇4a为其他相应的形状。所述第二开口 104a的宽度D2定义出栅极末端之间的距离。需要 说明的是，本实施例中，所述栅极沿B-B'方向延伸，所述栅极末端之间的距离是指所述相邻 栅极沿B-B'方向之间的距离，即第二开口 104a的宽度D2定义出相邻栅极沿B-B'方向的 距离。
[0066] 本实施例中，因为第二开口 104a的宽度D2等于第一开口 104的宽度01减去两倍 的牺牲层105的厚度，所以可以通过控制牺牲层105的厚度控制所述第二开口 104a的宽度 D2，进而可以控制栅极的末端之间的距离。因此即使第一开口 104的宽度Di较大，也可以通 过增大所述牺牲层105的厚度，缩小第二开口 104a的宽度D2，进而缩小栅极末端之间的距 离，实现提高器件集成度的目的。
[0067] 本实施例中，所述牺牲层105的厚度为20人到300人。
[0068] 具体地，所述牺牲层105的材料为氧化硅，可以采用化学气相沉积或原子层沉积 的方式形成所述牺牲层105。
[0069] 参考图12,结合参考图13、图14和图15,其中图13是图12中C-C'线的剖视图， 图14是图12中D-D'线的剖视图，图15是图12中E-E'线的剖视图，在所述牺牲层105上 依次形成第二掩模层106和光刻胶图形107。
[0070] 所述第二掩模层106包括依次形成的非晶碳层1061和抗反射层1062。
[0071] 所述非晶碳层1061填满所述第二开口 104a并覆盖所述牺牲层105。
[0072] 所述抗反射层1062覆盖于所述非晶碳层1061上，具体的所述抗反射层1062为介 电抗反射层，传统介电抗反射层材料为氮氧化硅或者其他含氮化合物，这种介电抗反射涂 层也称之为含氮介电抗反射涂层。具体的，可以通过物理气相沉积或者化学气相沉积的方 式形成所述抗反射层1062。
[0073] 继续结合参考图12、图13、图14和图15,在所述第二掩模层106上形成光刻胶图 形107,所述光刻胶图形107为沿第二方向延伸的条状图形，本实施例中，所述第二方向为 C-C'方向延伸，与所述第一开口 104延伸的方向相垂直，所述光刻胶图形107定义出待形成 栅极的线宽D3。
[0074] 具体的在形成第二掩模层106后，在所述第二掩模层106的表面涂布光刻胶，所述 光刻胶覆盖所述第二掩模层106,形成光刻胶图形107。光刻胶图形107覆盖所述第二开口 104a，并且所述光刻胶图形107定义出了栅极的线宽D 3。
[0075] 需要说明的是，本实施例中，所述栅极沿C-C'方向延伸，所述栅极的线宽是指所述 栅极沿垂直C-C'方向的宽度，即沿E-E'方向的宽度。也就是说，光刻胶图形107的宽度D3 的大小定义了栅极沿E-E'方向的宽度。
[0076] 结合参考图16和图17,其中图17是图16中F-F'线的剖视图。以所述光刻胶图 形107为掩模，对所述第二掩模层106、所述牺牲层105以及所述第一掩模层103进行刻蚀， 形成第一硬掩模图形108。所述第一硬掩模图形108为沿第二方向延伸的条状图形。
[0077] 具体的，采用干法刻蚀工艺对所述第二掩模层106、所述牺牲层105以及所述第 一掩模层103进行刻蚀，所述刻蚀在露出栅极层102表面的时候停止形成第一硬掩模图形 108,所述第一硬掩模图形108的宽度（垂直于F-F'方向）为D3。所述第一硬掩模图形108 包括刻蚀后的牺牲层l〇5a和刻蚀后的第一掩模层103a。
[0078] 需要说明的是，在所述露出栅极层102表面的刻蚀停止过后，去除所述剩余的光 刻胶图形107和剩余第二掩模层106,露出刻蚀后的牺牲层105a。所述刻蚀后的牺牲层105a 在第二开口 l〇4a的位置形成凹槽104b。所述凹槽104b的宽度（沿F-F