栅极的形成方法及mos晶体管的制造方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别涉及一种栅极的形成方法及M0S晶体管的制造 方法。
【背景技术】
[0002] 随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能等方面的要 求变得越来越高。为了提高集成度，元器件的特征尺寸（Critical Dimension，⑶）不断变 小，元器件之间的间距也越来越小，这对集成电路制造技术提出了更高的要求。
[0003] 参考图1至图7,示出了现有技术一种栅极形成方法的示意图。
[0004] 参考图1，结合参考图2,其中图2是图1中a-a'线的剖视图。在衬底10上依次 形成栅介质层11和栅极层12,在所述栅极层12表面形成硬掩模层13,在所述硬掩模层13 表面形成图形化的第一光刻胶14,所述图形化的第一光刻胶14的宽度山定义出栅极的宽 度。
[0005] 参考图3,以所述图形化的第一光刻胶14为掩模，对硬掩模层13进行刻蚀，直至 露出硬掩模层13所覆盖的栅极层12,之后剥离图形化的第一光刻胶14,形成第一图形化层 13a〇
[0006] 参考图4,形成覆盖所述第一图形化层13a和栅极层12的抗反射层15,并在所述 抗反射层15上形成图形化的第二光刻胶16,所述图形化的第二光刻胶16与图形化的第一 光刻胶14的延伸方向相垂直，所述图形化的第二光刻胶16的宽度为d 2，所述d2定义出待 形成栅极末端（poly end)之间的距离。图形化的第一光刻胶14和图形化的第二光刻胶16 共同定义出待形成栅极的图形。
[0007] 参考图5,以所述图形化的第二光刻胶16为掩模对所述抗反射层15、所述第一图 形化层13a进行刻蚀，直至露出栅极层12,之后剥离图形化光刻胶，形成第二图形化层13b， 所述第二图形化层13b用于定义形成的栅极图形。
[0008] 参考图6,结合参考图7,其中图7是图6中b-b'线的剖视图。以所述第二图形化 层13b为掩模对所述栅极层12进行刻蚀，直至露出栅极层12所覆盖的栅介质层11 ( 一般 为氧化物层），之后剥离第二图形化层13b，形成栅极17。
[0009] 然而，采用现有技术形成栅极，很难进一步缩小栅极末端之间的距离d2，难以进一 步提_器件集成度。
【发明内容】
[0010] 本发明解决的问题是提供一种栅极的形成方法及M0S晶体管的制造方法，减小栅 极末端之间的距离，以提高半导体器件的集成度。
[0011] 为解决上述问题，本发明提供一种栅极的形成方法，包括如下步骤：
[0012] 提供半导体衬底；
[0013] 在所述半导体衬底上依次形成栅极层和第一掩模层；
[0014] 在所述第一掩模层中形成沿第一方向延伸的第一开口；
[0015] 在所述第一开口侧壁以及底部形成牺牲层，所述牺牲层在所述第一开口处围成第 二开口，所述第二开口的宽度用于定义栅极末端之间的距离；
[0016] 在所述牺牲层上形成第二掩模层，所述第二掩模层填满所述第二开口并覆盖所述 牺牲层；
[0017] 在所述第二掩模层上形成光刻胶图形，所述光刻胶图形为沿第二方向延伸的条状 图形，所述第二方向与所述第一方向相垂直；
[0018] 以所述光刻胶图形为掩模对所述第二掩模层、所述牺牲层和所述第一掩模层进行 刻蚀，以形成硬掩模图形，所述硬掩模图形为在所述第二开口处断开的条状图形；
[0019] 以所述硬掩模图形为掩模图形化所述栅极层，形成栅极。
[0020] 可选的，所述第一开口的形状为矩形、正方形、椭圆形或者圆形。
[0021] 可选的，所述牺牲层的材料为氧化硅、氮化硅或者氮氧化硅。
[0022] 可选的，所述牺牲层的厚度在20:盖到3 00A的范围内。
[0023] 可选的，形成所述牺牲层的步骤包括：采用化学气相沉积、物理气相沉积或原子层 沉积的方式形成所述牺牲层。
[0024] 可选的，所述第一掩模层包括依次形成的氮化物层和氧化物层。
[0025] 可选的，所述氮化物层为氮化硅层，所述氧化物层为氧化硅层。
[0026] 可选的，所述第二掩模层包括依次形成的非晶碳层和抗反射层。
[0027] 可选的，所述在第一掩模层中形成第一开口的步骤包括：在所述第一掩模层表面 形成图形化光刻胶；以所述图形化光刻胶为掩模刻蚀所述第一掩模层，在所述第一掩模层 内形成第一开口；去除所述图形化光刻胶。
[0028] 可选的，采用干法刻蚀在所述第一掩模层内形成第一开口。
[0029] 可选的，所述形成硬掩模图形的步骤包括，采用干法刻蚀工艺进行刻蚀，以形成硬 掩模图形。
[0030] 可选的，形成硬掩模图形的步骤包括：
[0031] 以所述光刻胶图形为掩模对所述第二掩模层、所述牺牲层和所述第一掩模层进行 刻蚀，直至露出所述栅极层；
[0032] 之后去除所述光刻胶图形以及第二掩模层，露出刻蚀后的牺牲层和刻蚀后的第一 掩模层，刻蚀后的牺牲层在所述第二开口位置处形成凹槽；
[0033] 去除凹槽底部的牺牲层，剩余牺牲层与刻蚀后的第一掩模层构成所述硬掩模图 形。
[0034] 可选的，以硬掩模图形为掩模图形化所述栅极层的步骤包括：采用干法刻蚀的工 艺图形化所述栅极层，形成栅极。
[0035] 本发明还提供一种M0S晶体管的制造方法，包括：
[0036] 形成栅极，形成栅极的方法为本发明提供的栅极的形成方法；
[0037] 在形成栅极之后，在所述栅极两侧的半导体衬底中形成源区和漏区。
[0038] 与现有技术相比，本发明的技术方案具有以下优点：
[0039] 本发明在定义栅极末端的刻蚀前，在第一开口内形成覆盖第一开口侧壁的牺牲 层，牺牲层在第一开口处围成宽度更小的第二开口，以第二开口定义栅极末端距离，有效减 小了栅极末端之间的距离，提高了器件的集成度，降低了器件制造成本。
[0040] 此外，所述牺牲层在形成栅极的刻蚀过程中，能够隔离栅极末端，避免了直接通过 缩小光刻尺寸形成栅极末端而导致的桥接危险，降低了器件制造的难度，降低了器件的制 造成本。
【附图说明】
[0041] 图1至图7是现有技术形成栅极的示意图；
[0042] 图8至图24是本发明形成M0S晶体管一实施例各个步骤的示意图。
【具体实施方式】
[0043] 由【背景技术】可知，现有技术形成M0S晶体管栅极的过程中，通过两次光刻，分别定 义待形成栅极的宽度和待形成栅极末端之间的距离，形成具有栅极图形的硬掩模。然后以 具有栅极图形的硬掩模为掩模，采用非晶硅刻蚀对栅极材料层进行刻蚀，形成栅极。
[0044] 随着器件集成度的提高，器件的密度越来越大，因此栅极末端的距离也越来越小。 而极小的栅极末端距离，使栅极容易出现桥接的问题。此外现有技术在形成栅极的时候，为 了获得更小的栅极末端距离，需要引入更大的刻蚀负载，利用刻蚀偏差进一步缩小栅极间 的距离。但是大刻蚀负载的引入会在栅极刻蚀过程中提高控制栅极末端位置的难度，从而 影响所形成器件的性能，降低器件良品率。因此现有技术难以进一步缩小栅极末端之间的 距离，进而难以进一步提高器件的集成度。
[0045] 为了解决所述技术问题，本发明提供了一种栅极的形成方法，包括如下步骤：提供 半导体衬底；
[0046] 在所述半导体衬底上依次形成栅极层和第一掩模层；
[0047] 在所述第一掩模层中形成沿第一方向延伸的第一开口；
[0048] 在所述第一开口侧壁以及底部形成牺牲层，所述牺牲层在所述第一开口处围成第 二开口，所述第二开口的宽度用于定义栅极末端之间的距离；
[0049] 在所述牺牲层上形成第二掩模层，所述第二掩模层填满所述第二开口并覆盖所述 牺牲层；
[0050] 在所述第二掩模层上形成光刻胶图形，所述光刻胶图形为沿第二方向延伸的条状 图形，所述第二方向与所述第一方向相垂直；
[0051] 以所述光刻胶图形为掩模对所述第二掩模层、所述牺牲层和所述第一掩模层进行 刻蚀，以形成硬掩模图形，所述硬掩模图形为在所述第二开口处断开的条状图形；
[0052] 以所述硬掩模图形为掩模图形化所述栅极层，形成栅极。
[0053] 本发明通过在定义栅极末端