半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种半导体结构的形成方法。
【背景技术】
[0002]随着半导体光刻工艺特征尺寸的不断缩小，现有的曝光设备已经很难通过减小掩膜版上的图形尺寸，来进一步缩小图形的最小线宽和间距。
[0003]为进一步缩小图形的最小线宽和间距，现有技术发展了自对准型双重曝光(Self-Aligned Double Patterning，SADP)技术。图1至图3示出了一种常见的自对准型双重曝光工艺在的部分过程:在衬底01上以光刻的方法定义牺牲图形02，在衬底01和牺牲图形02顶部和侧壁上沉积薄膜03，对薄膜03进行刻蚀，去除衬底01上以及牺牲图形02顶部的薄膜03，在牺牲图形02侧壁形成侧墙04，然后去除牺牲图形02，保留牺牲图形02侧壁上的侧墙04。由于侧墙04的宽度与薄膜03的厚度相近，而薄膜03厚度能够比现有技术曝光设备所能制作出图形的特征尺寸更小，且薄膜03的厚度容易控制，因此侧墙04的宽度能够比现有技术曝光设备形成图形的特征尺寸更小。并且，侧墙04的密度是牺牲图形02密度的2倍，以侧墙04作为硬掩膜对衬底01进行刻蚀，形成的半导体图形密度是牺牲图形02密度的2倍。
[0004]由此可见，侧墙04的质量是影响自对准型双重曝光技术质量的关键因素。但是采用现有自对准型双重曝光技术中，如图3所示，在去除牺牲图形02后，侧墙04可能朝向牺牲图形02原位置倾斜，或者，侧墙04也可能被向牺牲图形02原位置倾斜。
[0005]以倾斜的侧墙04作为硬掩膜，对衬底01进行刻蚀，形成的半导体图形形貌分辨率较差，并且半导体图形的形状与所需要形成的形状不一致。
【发明内容】
[0006]本发明解决的问题是提供一种半导体结构的形成方法，改善自对准型双重曝光中侧墙的质量，使侧墙不容易倾斜，进而改善以侧墙为掩膜刻蚀形成的图形形貌。
[0007]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:
[0008]提供衬底；
[0009]在所述衬底上形成牺牲图形；
[0010]采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层，在所述沉积侧墙材料层的过程中，所述沉积设备的输出射频功率在第一功率和第二功率间切换，所述第一功率和第二功率的频率不同；
[0011]刻蚀所述侧墙材料层，在所述牺牲图形侧壁形成侧墙；
[0012]去除所述牺牲图形；
[0013]以所述侧墙为掩膜刻蚀所述衬底，形成半导体图形。
[0014]可选的，第一功率的频率大于第二功率的频率，所述沉积侧墙材料层的过程包括第一沉积和第二沉积；在第一沉积中，所述输出功率为第一功率的时间占所述第一沉积工艺总时间的比例在40%到50%之间；在第二沉积中，所述输出功率为第一功率的时间占所述第二沉积工艺总时间的比例在90%到100%之间。
[0015]可选的，第一功率的频率大于第二功率的频率，所述沉积侧墙材料层的过程包括:第一沉积和第二沉积；在第一沉积中，所述输出射频功率为第一功率；第二沉积中，所述输出射频功率为第二功率。
[0016]可选的，第一功率的频率大于第二功率的频率，在所述沉积侧墙材料层的过程中，所述输出射频功率为第一功率的时间占所述沉积设备总输出射频功率时间的比例在60%到80%之间。
[0017]可选的，第一功率为频率大于或等于40MHZ的高频功率，第二功率为频率小于40MHZ的低频功率。
[0018]可选的，在所述牺牲图形和衬底上沉积侧墙材料层的方法采用原子层沉积法或化学气相沉积法。
[0019]可选的，所述侧墙材料层的材料为氮化硅。
[0020]可选的，在沉积侧墙材料层的过程中，采用的沉积气体包括SiH2Cl2气体和氨气。
[0021]可选的，在沉积侧墙材料层的过程中，所述3化2(:12气体和氨气的流量均在20sCCm到100sccm的范围内。
[0022]可选的，在沉积侧墙材料层的过程中，温度在300摄氏度到600摄氏度的范围内，气压在0.1托到10托的范围内。
[0023]可选的，在提供衬底之后，形成牺牲层之前，形成方法还包括:在所述衬底上依次形成第一阻挡层、第一氧化物硬掩膜层、无定形碳层和第二硬掩膜层；
[0024]之后，在所述第二硬掩膜层上形成所述牺牲图形和位于牺牲图形侧壁上的侧墙。
[0025]可选的，所述以所述侧墙为掩膜，刻蚀所述衬底，形成半导体图形的步骤包括:
[0026]以所述侧墙为掩膜，刻蚀所述第二硬掩膜层，形成第一转移图形；
[0027]以所述第一转移图形为掩膜，刻蚀所述无定形碳层、第一氧化物硬掩膜层、和第一阻挡层，形成第二转移图形；
[0028]以第二转移图形为掩膜刻蚀所述衬底，形成半导体图形。
[0029]与现有技术相比，本发明的技术方案具有以下优点:在沉积侧墙材料层的过程中，使所述沉积设备的输出射频功率在第一功率和第二功率间切换，所述第一功率和第二功率的频率不同。在较大的输出射频功率下，沉积的侧墙材料层较为疏松，容易产生拉伸应力，在较小的输出射频功率下，沉积的侧墙材料层较为致密，容易产生压缩应力。因此，所述沉积设备的输出射频功率在第一功率和第二功率间切换，能够使侧墙材料层内部同时包括压缩应力部分和拉伸应力部分，能够使侧墙材料层内部产生的拉伸应力和压缩应力部分相互抵消，从而在刻蚀侧墙材料层形成侧墙之后，侧墙中的总体应力较小，不容易发生因为薄膜应力而产生的侧墙倾斜。以所述侧墙为掩膜形成的半导体图形与侧墙的图形形状更为相近，能够改善半导体图形的形状分辨率。
【附图说明】
[0030]图1至图3是现有技术一种用于自对准双重曝光的侧墙形成过程的示意图；
[0031]图4至图11是本发明半导体结构的形成方法一实施例的示意图。
【具体实施方式】
[0032]现有技术自对准型双重曝光中侧墙由于应力的作用容易产生倾斜，以倾斜的侧墙作为掩膜，对衬底进行刻蚀，形成的半导体图形形貌较差，并且半导体图形的形状与所需要形成的形状相比容易失真。分析侧墙容易产生倾斜的原因:在沉积侧墙材料层的步骤中，侧墙材料层内的应力较大，形成侧墙之后，侧墙内部的应力较大，并且位于衬底上的不同位置处侧墙的应力方向可能不同，可能是拉应力或是压应力，在去除牺牲图形后，侧墙可能朝向牺牲图形原位置倾斜，也可能被向牺牲图形原位置倾斜。
[0033]为了解决上述技术问题，本发明提出一种半导体结构的形成方法，包括:提供衬底；在所述衬底上形成牺牲图形；采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层，在所述沉积侧墙材料层的过程中，所述沉积设备的输出射频功率在第一功率和第二功率中间切换，所述第一功率和第二功率的频率不同；刻蚀所述侧墙材料层，在所述牺牲图形侧壁形成侧墙；去除所述牺牲图形；以所述侧墙为掩膜刻蚀所述衬底，形成半导体图形。本发明改善自对准型双重曝光中侧墙的质量，使侧墙不容易倾斜，进而改善以侧墙为掩膜刻蚀形成的图形的形貌。
[0034]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0035]参考图4至图11，示出了半导体结构的形成方法一实施例的示意图。
[0036]参考图4，提供衬底。
[0037]在本实施例中，所述衬底包括基底(未不出)和多晶娃层100，其中多晶娃层用于形成晶体管或其他半导体器件中的栅极，但是本发明对衬底的具体结构不做限制。
[0038]所述基底为单晶娃基底，在其他实施例中，所述基底还可以为多晶娃基底、非晶娃基底、锗硅基底或绝缘体上硅基底等其它半导体基底，对此本发明不做任何限制。
[0039]参考图4和图5，在所述衬底上形成牺牲图形。
[0040]具体地，先参考图4，在本实施例中，在形成牺牲图形之前，在多晶硅层100上依次形成第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104。所述第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104均为用于图形转移的掩膜层，采用第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103和第二硬掩膜层104作为图形转移的掩膜层，将后续工艺形成的侧墙的形状转移到衬底上，能够使得在衬底上形成的半导体图形形貌更好，但是本发明对是否形成第一阻挡层101、第一氧化物硬掩膜层102、无定形碳层103、第二硬掩膜层104不做限制。在其他