半导体器件和方法
【专利摘要】本发明涉及一种半导体器件以及方法。在实施例中，半导体器件包括具有浮置栅极的高电子迁移率晶体管(HEMT)。浮置栅极包括两个或更多个电隔开的浮置栅极区段。
【专利说明】
半导体器件和方法
技术领域
[0001 ]本发明涉及一种半导体器件和方法。
【背景技术】
[0002]迄今，用在功率电子应用中的晶体管通常使用硅(Si)半导体材料制造。用于功率应用的通常晶体管器件包括硅CooIMOS、硅功率MOSFET和硅绝缘栅双极晶体管(IGBT)。更近来，已考虑碳化硅(SiC)功率器件。II1-N族半导体器件(诸如氮化镓(GaN)器件)现在作为用于承载大电流、支持高电压以及用于提供非常低的导通电阻和快速切换次数的引入注目的备选而斩露头角。
【发明内容】
[0003]在实施例中，半导体器件包括具有浮置栅极的高电子迀移率晶体管(HEMT)。浮置栅极包括两个或更多个电隔开的浮置栅极区段。
[0004]在实施例中，半导体器件包括增强型的基于III族氮化物高电子迀移率晶体管(HEMT)、具有两个或更多个浮置栅极区段的浮置栅极以及控制栅极，这些浮置栅极区段通过介电层而在横向上彼此间隔。
[0005]在实施例中，方法包括将增强型的基于III族氮化物高电子迀移率晶体管(HEMT)分隔成两个或更多个在横向上彼此间隔的浮置栅极区段、在所述两个或更多个浮置栅极区段之间形成介电层以及在增强型的基于III族氮化物HEMT的漏极附近形成牺牲浮置栅极。
[0006]在阅读下文详细描述以及查看附图时，本领域技术人员应当认识到额外的特征和优点。
【附图说明】
[0007]附图中的元件不必彼此之间成比例。相似参考标号指代对应的类似部件。各个所示实施例的特征可组合，除非它们彼此排斥。在附图中示出并在下文的说明中具体描述实施例。
[0008]图1示出了根据第一实施例的半导体器件的横截面图。
[0009]图2示出了根据第二实施例的半导体器件的横截面图。
[0010]图3示出了根据第三实施例的半导体器件的横截面图。
[0011 ]图4示出了根据第四实施例的半导体器件的横截面图。
[0012]图5示出了根据第五实施例的半导体器件的横截面图。
[0013]图6示出了根据第六实施例的半导体器件的横截面图。
[0014]图7示出了根据第七实施例的半导体器件的横截面图。
[0015]图8示出了根据第八实施例的半导体器件的横截面图。
【具体实施方式】
[0016]在下文详细说明中，对附图进行参照，附图构成说明书的一部分并且附图中通过示意的方式示出了其中可实施本发明的实施例。就这方面而言，诸如“顶部”、“底部”、“前部”、“背部”、“前导的”、“末尾的”等的方向性术语相对于所描述的一个或多个附图的定向来使用。由于实施例的部件可定位成多个不同的定向，因而方向性术语用于示意的目的而决不构成限制。应当理解的是，在不背离本发明范围的情况下可使用其他实施例并且可进行结构或逻辑改变。本发明的下文详细说明不应当理解为限制性的意义，并且本发明的范围由所附权利要求限定。
[0017]现在将阐述多个实施例。在这种情况下，附图中相同结构特征由相同或相似参考标号识别。在本说明书的背景下，“横向”或“横向方向”应当理解为是指与半导体材料或半导体载体的横向延伸大体平行行进的方向或延伸。横向方向因此与这些表面或侧大体平行地延伸。与此相反，术语“竖直”或“竖直方向”应当理解为是指与这些表面或侧以及因此与横向方向大体垂直行进的方向。竖直方向因此沿着半导体材料或半导体载体的厚度方向行进。
[0018]如在本说明书中采用的，术语“耦合”和/或“电耦合”不是指元件必须直接耦合在一起，而是在“親合”的或“电耦合”的元件之间可设置介入元件。
[0019]诸如高电压耗尽型晶体管的耗尽型器件具有负的阈值电压，这意味着其能在零栅极电压下导电。这些器件通常是导通的。诸如低电压增强型的晶体管的增强型的器件具有正阈值电压，这意味着其不能在零栅极电压下导电并且通常是断开的。
[0020]如本文使用的，短语“III族氮”是指包括氮(N)和至少一种III族元素的复合半导体，所述III族元素包括铝(Al)、镓(Ga)、铟(In)和硼(B)，并且包括但不限于它们合金中的任一种，诸如例如铝镓氮化物(AlxGa(Ii)N)、铟镓氮化物(InyGa(1-y屮)、铝铟镓氮化物(AlxInyGa(i—X—y)N)、镓砷磷氮化物(GaAsaPbN(i—a—b))和招铟镓砷磷氮化物(AlxInyGa(i—x—y)AsaPbN(i—a—b))。招镓氮化物是指由分子式(AlxGa(i—X)N)表示的合金，其中χ<1。
[0021 ]图1示出了根据第一实施例的半导体器件10的横截面图。
[0022]半导体器件10包括具有浮置栅极12的高电子迀移率晶体管(HEMT)ll。浮置栅极12包括电隔开的两个或更多个浮置栅极区段13、14。
[0023]所述两个或更多个浮置栅极区段13、14在横向上彼此间隔并且可大致共平面。横向间隔开可用于将浮置栅极区段13、14彼此电隔开。介电层15可用于将浮置栅极区段13、14彼此电隔开。介电层15可在所述两个或更多个浮置栅极区段13、14之间延伸，并且可在所述两个或更多个浮置栅极区段13、14中每一个的上表面16与下表面17上延伸。在一些实施例中，所述两个或更多个浮置栅极区段13、14可嵌入在介电层15中并且由其整体围绕。
[0024]控制栅极18可布置在介电层15上和浮置栅极12上。控制栅极18可具有横向延伸，该横向延伸与浮置栅极12的横向延伸大致相同。例如，控制栅极18可具有这样的横向延伸，该横向延伸与在横向上彼此间隔的所述两个或更多个浮置栅极区段13、14的最外侧表面之间的横向延伸大致相同。
[0025]高电子迀移率晶体管还可包括源极19和漏极20，它们布置在相反侧上并且与控制栅极18和浮置栅极12横向间隔开。浮置栅极区段13邻近源极19布置，而浮置栅极区段14邻近漏极20布置。
[0026]高电子迀移率晶体管11可为基于III族氮化物HEMT，其包括具有镓氮化物(GaN)的沟道层21和具有铝镓氮化物(AlxGa(^)N)且布置在沟道层21上的阻挡层22。二维电子气(2DEG)形成在沟道层21与阻挡层22之间的界面处，在图1中由点划线23示意性表示。
[0027]所述两个或更多个浮置栅极区段13、14可为导电的。例如，所述两个或更多个浮置栅极区段13、14可包括金属。在一些实施例中，所述两个或更多个浮置栅极区段13、14包括陷阱电荷。在这些实施例中，所述两个或更多个浮置栅极区段13、14可包括氧化物，该氧化物能够在间隙位置或缺陷位置(诸如未占据的晶体晶格位置)中容纳电荷。
[0028]所述两个或更多个浮置栅极区段13、14可包括金属、金属合金、金属复合物、氧化物、氮化物或氮氧化物。在一些实施例中，所述两个或更多个浮置栅极区段13、14包括硅氧化物S1x、硅氮化物SiNy或者硅氮氧化物S1xNy。
[0029]如果对漏极提供高电势，则在沟道区与漏极电极之间的夹断区中，电子可通过漏极至源极电压而加速，其中在沟道区上施加了恒定的饱和电压。可在夹断区中漏极电极附近诱导出高密度电场。高密度电场可将来自浮置栅极区的电子加速，这些电子然后由于漏极所维持的高正电势层级的作用而被吸引至漏极区。因此，电子可从浮置器件弹出，导致器件的阈值电压或其他器件参数(诸如截止电压)的变化(由于器件在操作过程中的应力和磨损导致)。
[0030]将栅极分裂成两个或更多个电隔开区段可用于制造更为恒定的截止电压。例如，如果对漏极施加电压，则在晶体管沟道和栅极电介质中构建电场。在边缘和转角处，这导致电场的增强，其可如此之大以至于电荷载体可能从浮置栅极损失。最大的电场强度出现在浮置栅极的漏极侧区段的边缘和转角处。由于漏极侧浮置栅极区段与源极侧浮置栅极区段(或者在这种情况下为多于两个区段)横向隔开，漏极浮置栅极区段的位于源极侧的区段、源极侧浮置栅极区段保持不受高电场强度影响。因此，栅极与源极之间的截止电压保持与器件原始时相同。
[0031]仅仅在漏极侧浮置栅极区段上的电荷载体的损失如此大以至于两个浮置栅极区段之间引发电场时，可发生两个浮置栅极区段之间的电荷转移。该电荷转移可导致截止电压的改变。如果浮置栅极区段的间隔足够大，则可避免该电荷转移。
[0032]高电子迀移率晶体管11包括长度可为I的有源区域。所述两个浮置栅极区段13、14可以距离d间隔开，其中d大于或等于1/1000或1/100或1/10。有源区域的长度I可为高电子迀移率晶体管11的源极19与漏极20之间的距离。
[0033]如本文使用的，“有源区域”是指高电子迀移率晶体管的其中当栅极导通时其中支持二维电子气(2DEG)的区域。非有源区域是其中当栅极导通时不支持2DEG的区域。
[0034]相邻浮置栅极区段13、14之间的距离d可从漏极向源极沿着横向方向增大。在这些实施例中，可设置三个或更多个浮置栅极区段，它们可为大致共平面的并且在横向上彼此隔开。例如，在其中设置三个浮置栅极区段的实施例中，漏极侧浮置栅极区段与中央浮置栅极区段之间的距离可小于源极侧浮置栅极区段与中央浮置栅极区段之间的距离。
[0035]所述两个或更多个浮置栅极区段13、14的横向延伸可大致相同或可不同。在一些实施例中，相邻浮置栅极区段的横向宽度从漏极向源极沿着横向方向增大。例如，在其中设置两个浮置栅极区段的实施例中，邻近源极的浮置栅极区段在横向上可比邻近漏极的浮置栅极区段更宽。
[0036]高电子迀移率晶体管可为基于III族氮化物的高电子迀移率晶体管，诸如镓氮基尚电子迁移率晶体管。
[0037]高电子迀移率晶体管可为增强型的晶体管器件并且可为称为常通型晶体管器件。高电子迀移率晶体管11的浮置栅极12在控制栅极18与半导体本体之间的插入可用于将常通型的耗尽型器件转变成通常断开的增强型的器件。
[0038]在实施例中，半导体器件包括增强型的基于III族氮化物的高电子迀移率晶体管，具有通过介电层而在横向上彼此间隔的两个或更多个浮置栅极区段的浮置栅极以及控制栅极。介电层可将所述两个或更多个浮置栅极区段彼此电隔开。在一些实施例中，介电层还可将所述两个或更多个浮置栅极区段与控制栅极电隔开。
[0039]增强型的基于III族氮化物的高电子迀移率晶体管可包括布置在衬底上的沟道层以及布置在沟道层上的阻挡层。沟道层可包括镓氮化物，而阻挡层可包括铝镓氮化物。衬底可包括硅、硅碳化物或蓝宝石。可在衬底与沟道层之间设置一个或多个缓冲或过渡层。
[0040]半导体器件可进一步包括源极和漏极，它们可在横向上彼此间隔以形成横向晶体管器件。浮置栅极布置在源极与漏极之间，并且布置成最靠近漏极的浮置栅极区段提供牺牲浮置栅极区段。控制栅极可覆盖浮置栅极区段。在一些实施例中，增强型的基于III族氮化物HEMT为横向器件，使得浮置栅极和控制栅极横向地布置在源极与漏极之间。
[0041]在实施例中，该方法包括将增强型的基于III族氮化物的高电子迀移率晶体管的浮置栅极分隔成在横向上彼此间隔的两个或更多个浮置栅极区段。介电层可在所述两个或更多个浮置栅极区段与靠近增强型的基于III族氮化物的高电子迀移率晶体管漏极形成的牺牲浮置栅极区段之间形成。
[0042]控制电极可形成在浮置栅极区段上。介电层可形成在所述两个或更多个浮置栅极区段之间和/或所述两个或更多个浮置栅极区段与控制栅极之间和/或所述两个或更多个浮置栅极区段与增强型的基于III族氮化物的高电子迀移率晶体管的半导体本体之间。
[0043]增强型的基于III族氮化物的的高电子迀移率晶体管的源极和漏极可形成为使得浮置栅极和控制栅极横向地布置在源极与漏极之间。
[0044]可通过去除单个浮置栅极的一部分而将浮置栅极分隔成两个或更多个浮置栅极区段。在一些实施例中，可通过在介电层上形成两个或更多个隔开的浮置栅极区段并且在所述两个或更多个浮置栅极区段之间设置另一介电层来将浮置栅极分隔成两个或更多个浮置栅极区段。该另一介电层还可覆盖所述两个或更多个浮置栅极区段的上表面。控制栅极可在所述两个或更多个浮置栅极区段之上布置在该另一介电层上。该另一介电层可用于将所述两个或更多个浮置栅极区段与控制栅极电绝缘。
[0045]在另一实施例中，所述两个或更多个隔开的浮置栅极区段不共平面。在实施例中，与源极侧浮置栅极区段相比，牺牲浮置栅极区段与2DEG相距更大的距离。由于牺牲浮置栅极区段与半导体器件的半导体材料之间更厚的介电层，使得可减弱漏极侧的电场并且因此可延长牺牲浮置的寿命而不会影响器件的性能。
[0046]图2示出了根据第二实施例的半导体器件30的横截面图。半导体器件30包括高电子迀移率晶体管且特别是增强型的基于III族氮化物的高电子迀移率晶体管31，该增强型的基于III族氮化物的高电子迀移率晶体管包括具有镓氮化物的沟道层32以及布置在沟道层32上的阻挡层33。阻挡层具有铝镓氮化物。由于感应和同时的极化，图2中由点划线34表示的二维电子气(2DEG)形成在镓氮化物层32与铝镓氮化物33之间的界面处。
[0047]增强型的基于III族氮化物的高电子迀移率晶体管31进一步包括源极35、与源极35横向间隔开的漏极36以及横向布置在源极35与漏极36之间并与它们间隔开的栅极37。源极35、漏极36和栅极37布置在铝镓氮化物层33的上表面38上。
[0048]在一些实施例中，一个或多个其他层可布置在铝镓氮化物层33上。例如，镓氮化物包覆层可在源极35与漏极36之间的区中布置在铝镓氮化物层33上。钝化层可在栅极37与源极35之间和栅极37与漏极36之间的区中布置在铝镓氮化物层33上。
[0049]栅极37包括浮置栅极39，浮置栅极包括通过介电层42而在横向上彼此间隔的两个浮置栅极区段40、41。栅极37还包括布置在介电层42上和浮置栅极区段40、41之上的控制栅极43。这两个浮置栅极区段40、41通过介电层42的一部分而与镓氮化物层33的上表面38间隔开。介电层42的一部分也布置在浮置栅极区段40、41的上表面与控制栅极43之间。控制栅极43布置在浮置栅极39的横向延伸上并且横向覆盖该横向延伸。
[0050]半导体器件30还包括隔离沟槽44、45，这些隔离沟槽分别在源极35和漏极36之下延伸穿过铝镓氮化物层33并且进入镓氮化物层32。然而，隔离沟槽44、45是可选的。如果包括的话，则隔离沟槽44、45布置在晶体管的外部边缘处，处于蜂窝场外部。
[0051 ]在图2所示实施例中，浮置栅极区段40、41中的每一个均包括金属或合金。
[0052]源极35，漏极36，浮置栅极区段40、41中的每一个以及控制栅极43每一个可具有大致条状形式并且大致彼此平行延伸。带状形状的长度延伸到附图平面中。浮置栅极区段40、41可整体由介电层42围绕或者可具有保持为从介电层42暴露的最外部侧面47、48。介电层42可包括诸如S1x的氧化物。
[0053]两个浮置栅极区段40、41彼此间隔开距离d。增强型的基于III族氮化物HEMT包括具有的长度为I的有源区域46。长度I为源极35与漏极36之间其中形成二维电子气的距离。
[0054]两个浮置栅极区段之间的距离d至少为有源区域长度I的千分之一。换言之，d2 I/1000。该距离可选择为有助于确保电子不会从浮置栅极区段40损失。
[0055]布置成靠近漏极36的浮置栅极区段41用作牺牲浮置栅极。由于漏极侧浮置栅极区段41与漏极36之间的电场高于源极侧浮置栅极区段40与源极35之间，因而电子可从浮置栅极区段41损失，导致电子在浮置栅极区段41内的重新分布。浮置栅极区段40保持不受影响，因为其与浮置栅极区段41横向且电气隔开。因此，避免了由于电器在操作过程中的应力和磨损导致的器件阈值电压或其他器件参数(诸如截止电压)的改变。
[0056]增强型的基于III族氮化物的高电子迀移率晶体管31可布置在未示出衬底(诸如硅、硅碳化物或蓝宝石)上。一个或多个缓冲层或过渡层可布置在衬底与铝镓氮化物层32之间。
[0057]图3示出了根据第三实施例的半导体器件50的横截面图，该半导体器件包括增强型的基于III族氮化物HEMT 51，该增强型的基于III族氮化物HEMT具有镓氮化物层52以及布置在镓氮化物层52上的铝镓氮化物基层53。源极54、栅极55和漏极56布置在铝镓氮化物阻挡层53上。栅极55包括具有两个浮置栅极区段57、58的浮置栅极结构和控制栅极59。这两个浮置栅极区段57、58通过介电层60而在横向上彼此间隔，该介电层也覆盖浮置栅极区段57、58的上表面61以及两个浮置栅极区段57、58的下表面62。介电层60的一部分也可布置在铝镓氮化物层53与浮置栅极区段57、58之间。控制栅极59布置在介电层60的上表面63上。介电层60可包括两个或更多个子层，例如第一子层可布置在铝镓氮化物层53与浮置栅极区段57、58之间，而第二子层可布置在浮置栅极区段57、58与控制栅极59之间。
[0058]增强型的III组氮基HEMT51包括在其外围处限定有源区域65的沟槽隔离64，在该有源区域65中，由点划线66示意性表示的二维电子气形成在铝镓氮化物沟道层52与镓氮化物层53之间的界面处。
[0059]根据第三实施例的半导体器件50包括浮置栅极结构，在该浮置栅极结构中，这两个浮置栅极区段57、58包括陷阱电荷67。这两个浮置栅极区段57、58可包括例如硅氧化物、硅氮化物或硅氮氧化物。
[0060]在该实施例中，布置成靠近漏极56的浮置栅极区段58用作损失电荷载体的牺牲浮置栅极。特别地，最靠近漏极56的电荷载体首先损失，然后是浮置栅极58内陷阱电荷，该浮置栅极定位成与漏极56相距增大的距离。靠近源极54布置的第一浮置栅极区段57内的陷阱电荷67保持捕获在浮置栅极区段57内，从而避免由于电器在操作过程中的应力和磨损导致的器件阈值电压或其他器件参数(诸如截止电压)的改变。
[0061]增强型的基于III族氮化物HEMT 51还可布置在未在图3中示出的衬底上。
[0062]图4示出了根据第四实施例的半导体器件70的横截面图。半导体器件70包括布置在衬底72上的增强型的基于III族氮化物HEMT71。衬底72可包括例如硅、硅碳化物或蓝宝石。一个或多个缓冲层和过渡层73可布置在衬底72上。包括镓氮化物的沟道层74布置在缓冲或过渡层73上，并且包括铝镓氮化物层75的阻挡层布置在镓氮化物层沟道74上。增强型的基于III族氮化物HEMT 71包括横向间隔开的源极76和漏极77。增强型的基于III族氮化物HEMT 71在布置上与源极76和漏极77不同。在增强型的基于III族氮化物HEMT 71中，源极76和漏极77延伸穿过铝镓氮化物层75并且进入镓氮化物层74。源极76和漏极77与由点划线78示意性表示的二维电子气耦合，该二维电子气形成在镓氮化物层74与铝镓氮化物层75之间的界面处。
[0063]增强型的基于III族氮化物HEMT 71进一步包括浮置栅极79和以堆叠布置的方式布置在浮置栅极79上的控制栅极80。浮置栅极79包括在横向上彼此间隔的两个浮置栅极区段81、82，使得第一浮置栅极81靠近源极76布置，而第二浮置栅极82靠近漏极77布置。两个浮置栅极区段81、82通过介电层83的一部分而彼此间隔开且彼此电隔开，该介电层也在浮置栅极区段81、82的上表面84和下表面85之上延伸。介电层83的一部分布置在浮置栅极区段81、82与控制栅极80之间，且介电层83的一部分布置在浮置栅极区段81、82与铝镓氮化物层75之间。
[0064]浮置栅极区段81、82可包括金属或者可包括陷阱电荷。
[0065]在图1至图4所示实施例中，设置有两个浮置栅极区段，它们可具有大致相同的横向尺寸。然而，在一些实施例中，浮置栅极区段的横向尺寸可不同。
[0066]图5示出了根据第五实施例的半导体器件90的横截面图，该半导体器件包括高电子迀移率晶体管91，该高电子迀移率晶体管包括具有两个浮置栅极区段93、94的浮置栅极92。浮置栅极92布置在控制栅极95与高电子迀移率晶体管91的半导体本体96之间。在图5所示实施例中，高电子迀移率晶体管91为基于III族氮化物HEMT，其也是增强型的器件(由于在控制栅极95之下设置了浮置栅极92)。
[0067]在耗尽型晶体管中，浮置栅极可用于降低Vth的绝对值。这意味着，例如并非Vth= -12V，而是Vth—new=_3V。这对于驱动概念而言是有用的，并且低Vth与高Ns组合(低Rcin阻抗)是可行的。因此，否定了仅仅在Vth非常低(=非常高的负值)时才能实现高队的关联性。包括两个或更多电隔开浮置栅极区段的浮置栅极可用于加强和耗尽型器件。
[0068]半导体本体包括镓氮化物层97和布置在镓氮化物层97上的铝镓氮化物层98，从而在镓氮化物层97与铝镓氮化物层98之间的界面处形成二维电子气99。浮置栅极92、源极100和漏极101布置在镓氮化物层98上，使得第一浮置栅极区段93靠近源极100布置，而第二浮置栅极区段94靠近漏极101布置。
[0069]第一浮置栅极区段93与第二浮置栅极区段94大致共平面，并且通过介电层102的一部分而与第二浮置栅极区段94横向间隔开且电隔开。介电层102完全围绕第一浮置栅极区段93和第二浮置栅极区段94。
[0070]从平面图图上看，源极100，漏极101和浮置栅极区段93、94具有大致带状形状，其长度延伸到图5所示横截面图的纸平面中。在图5所示实施例中，第二浮置栅极区段94的横向延伸小于第一浮置栅极区段93的横向延伸。特别地，第二浮置栅极区段94的宽度W1小于第一浮置栅极区段93的宽度W2。宽度限定为在源极100与漏极101之间延伸且与源极100，漏极101和浮置栅极区段93、94的长度大致垂直的方向。
[0071]介电层101可包括氧化物，例如S1x。第三浮置栅极区段93、94可包括金属或合金或者具有陷阱电荷的电介质(例如带有陷阱电荷或离子的硅氧化物、硅氮化物、硅氮氧化物)O离子可包括带负电荷的离子(诸如由氟、氯、溴和碘组成的组中的一个或多者)或者带正电荷的离子(诸如由锂、钠、钾、铍、镁和钙组成的组中的一个或多者)。电荷可为电子或空穴。
[0072]高电子迀移率晶体管91可进一步包括外围沟槽隔离103。控制栅极95可具有横向延伸，该横向延伸等于后略微大于第一和第二浮置栅极区段93、94的最外部面之间的距离。
[0073]图6示出了半导体器件110的横截面图，该半导体器件包括具有浮置栅极结构112的高电子迀移率晶体管111，浮置栅极结构包括三个浮置栅极区段113、114、115。浮置栅极112布置在高电子迀移率晶体管111的半导体本体116与控制栅极117之间。高电子迀移率晶体管111进一步包括靠近第一浮置栅极区段113布置的源极118以及靠近第三浮置栅极区段115布置的漏极119。
[0074]浮置栅极区段113、114、115大致共平面且通过介电层120的一些部分而彼此间隔开。高电子迀移率晶体管111可为基于III族氮化物的高电子迀移率晶体管，其包括镓氮化物沟道层122和布置在镓氮化物沟道层122上的铝镓氮化物阻挡层123。
[0075]相邻浮置栅极区段之间的距离不同。例如，第一浮置栅极区段113与第二浮置栅极区段114之间的距离为d2，而第二浮置栅极区段114与第三浮置栅极区段115之间的距离为CU，其中cbScU。浮置栅极区段113、114、115可具有相同的横向尺寸或宽度或者可具有不同的横向尺寸或宽度。靠近漏极119布置的第三浮置栅极区段115可提供第一牺牲浮置栅极。中央浮置栅极区段114可提供第二牺牲浮置栅极，其向由线121示意性表示的二维电子气失去电荷(在第三浮置栅极区段115已向该二维电子气失去其电荷之后)，该二维电子气形成在镓氮化物层122与铝镓氮化物层123之间。高电子迀移率晶体管111可为基于III族氮化物HEMT0
[0076]第三浮置栅极115与第二浮置栅极114之间的距离小于第二浮置栅极114与第一浮置栅极113之间的距离。当第一浮置栅极113可用于维持栅极与源极之间的阈值电压时，第二浮置栅极114可用作第二牺牲浮置栅极。
[0077]将浮置栅极分裂成两个或更多个电隔开和横向隔开的区段可用于制造更为恒定的截止电压。由于漏极侧浮置栅极区段与源极侧浮置栅极区段(或者在这种情况下为多于两个区段)横向隔开，漏极侧浮置栅极区段的源极侧上的区段(源极侧浮置栅极区段)维持不受高电场强度影响。因此，栅极与源极之间的截止电压保持与器件原始时相同。
[0078]高电子迀移率晶体管的介电层可包括两个或更多个子层。图7示出了根据第七实施例所述的增强型的晶体管器件130的横截面图，该增强型的晶体管器件包括浮置栅极131，该浮置栅极具有在横向上彼此间隔的两个浮置栅极区段132、133。浮置栅极区段132、133布置在包括两个子层134、135的介电层上。第一下电介质子层134布置在增强型的晶体管器件130的有源半导体区，而第二下电介质子层135布置在第一下电介质子层与浮置栅极区段132、133之间。第一下电介质子层134和第二下电介质子层135可包括不同的带隙能量。例如，第一下介电层134的带隙能量可大于第二下电介质子层135的带隙能量。
[0079]增强型的晶体管器件130可为基于III族氮化物增强型的晶体管器件，其包括基于111族氮化物沟道层139 (例如镓氮化物)、基于III族氮化物阻挡层140 (例如铝镓氮化物，布置在基于III族氮化物沟道层139上并且在其间形成异质结)、布置在栅极143相反侧上的源极141和漏极142。栅极143包括浮置栅极131和控制栅极137。源极141、漏极142和栅极143可布置在基于III族氮化物阻挡层140上。浮置栅极131可布置在控制栅极137与基于III族氮化物阻挡层140之间。
[0080]浮置栅极131可用于制造增强型的晶体管器件130，其在浮置栅极充分充电的情况下通常是断开的。如果浮置栅极131被去除，则将形成常通型的耗尽型晶体管。
[0081]浮置栅极131不限于包括两个下子层并且可包括多于两个下电介质子层。
[0082]两个或多个隔开的浮置栅极区段可大致共平面。在一些实施例中，所述两个或多个浮置栅极区段可在横向上彼此间隔并且布置在不同平面上。
[0083]图8示出了根据第八实施例的半导体器件150的横截面图。
[0084]半导体器件150包括具有浮置栅极152的高电子迀移率晶体管(HEMT)151，该浮置栅极具有电隔开的至少两个浮置栅极区段153、154。所述两个或更多个浮置栅极区段153、154通过介电层155在横向上彼此间隔并且电隔开。控制栅极158布置在介电层155上和浮置栅极152上。控制栅极158可具有浮置栅极152的横向延伸大致相同的横向延伸。
[0085]高电子迀移率晶体管151包括布置在相反侧上且与控制栅极158和浮置栅极152在横向上间隔开的源极159和漏极160。浮置栅极区段153靠近源极159布置，且浮置栅极区段154靠近漏极160布置。
[0086]高电子迀移率晶体管151可为基于III族氮化物HEMT，其包括具有镓氮化物的沟道层161以及具有布置在沟道层162上的铝镓氮化物的阻挡层162。二维电子气(2DEG)形成在沟道层161与阻挡层162之间的界面处，该二维电子气在图8中由点划线163示意性表示。
[0087]在根据第八实施例的半导体器件150中，两个浮置栅极区段153、154布置在不同平面中。相比于靠近源极159浮置栅极153与2DEG相距的距离In而言，靠近漏极160的浮置栅极区段154布置成与2DEG相距更大的距离h2。
[0088]相比于位于浮置栅极区段153与半导体器件151的半导体材料之间的区157而言，介电层155在位于浮置栅极154与半导体器件151的半导体材料之间的区156中具有更大的厚度。介电层155可包括两个或更多个子层，这些子层可布置成使得所述两个浮置栅极区段153、154定位在不同平面上。例如，第一子层可在两个浮置栅极区段153、154之下延伸，使得浮置栅极区段154与阻挡层162的上表面间隔开。第二子层可在位于浮置栅极区段154之下的区中布置在第一子层上并且靠近浮置栅极区段153。
[0089]介电层155在漏极侧浮置栅极区段154之下增加的厚度使得浮置栅极152的漏极侧处的电场减弱。这可用于帮助增加牺牲浮置栅极区段154的寿命，而不会影响器件的性能。
[0090]在实施例中，控制栅极与所述两个或多个浮置栅极之间的距离是相同的。该布置可用于确保在浮置栅极的加载过程中，电荷同等分布在浮置栅极之间，由于更大的距离意味着更小的电容以及影响HEMT的阈值电压的更少电荷。
[0091]在实施例中，介电层进一步包括两个上电介质子层，它们布置在浮置栅极区段与控制栅极之间。第一上电介质子层和第二上电介质子层可具有不同的带隙能量。
[0092]浮置栅极区段可由两个或更多个电介质子层封装。例如，浮置栅极区段可由第一下电介质子层封装，而第二下电介质子层可封装第一下电介质子层。
[0093]第一下电介质子层可从由S1x、SiNx和S1xNy组成的组中选出。第二下电介质子层可从由S1x、SiNx和S1xNy组成的组成选出。例如，如果第一下电介质子层包括S1x，则第二下电介质子层可包括SiNx，反之亦然。如果设置有第一和第二上电介质子层，则第一上电介质子层可从由S1x、SiNx和S1xNy组成的组中选出和/或第二上电介质子层可从由S1x、SiNx和S1xNy组成的组中选出。例如，第一上电介质子层可包括S1x，而第二上电介质子层可包括SiNx，反之亦然。
[0094]在其中浮置栅极区段被封装的实施例中，浮置栅极区段可由第一介电层和第二介电层封装，第一介电层和第二介电层中的每一个包括从由S1x、SiNx和S1xNy组成的组中选出的复合物。例如，第一介电层可包括S1x，而第二介电层可包括SiNx，反之亦然。
[0095]在包括三个或更多介电层的实施例中，介电层的组成部分是可选的。例如，可以设置S1x和SiNx交替布置的堆叠。在一些实施例中，堆叠的层的带隙能量是可选的。在包括三个介电层的实施例中，中间介电层可以包括小于连续介电层的带隙能量的带隙能量。
[0096]第一和第二下介电子层以及第一和第二上介电子层可以包括相同系统但具有不同的组成部分的材料。例如，介电层中的每一个可以包括具有不同的氧组分的系统S1xNy的组成部分。
[0097]—般来说，涉及“在…下面”、“下方”、“之下”、“上方”、“之上”等的术语被用于简化说明以阐释一个元件相对于第二个元件的位置。这些术语旨在包含除了在附图中所绘出的器件的不同定向之外的器件的不同定向。
[0098]此外，例如“第一”、“第二”等术语也被用于描述不同的元件、区域、节段等，并且其并非旨在限定。在整个说明书中，类似的术语涉及类似的元件。
[0099]如这里使用的，术语“具有”、“包含”、“包括”以及“由…组成”等为开放式的术语，其指明规定的元件或特征的存在，但是不排除还存在其他的元件和特征。除非在上下文中清楚的指明，否则冠词“一”、“一个”以及“这个”旨在包括单数和复数。
[0100]应当理解的是，除非特别说明，否则在此描述的不同实施例可以彼此结合。
[0101]尽管已经在此示出并描述了特定的实施例，对于本领域的技术人员显而易见的是，在不偏离本发明的范围的情况下，不同的变形和/或等同物的实施方案可以替代示出的以及描述的实施例。本申请旨在覆盖在此讨论的特定实施例的任何改变和变型。因此，本发明并非仅仅由权利要求和等同物所限定。
【主权项】
1.一种半导体器件，包括: 高电子迀移率晶体管(HEMT)，包括浮置栅极，所述浮置栅极包括两个或更多个电隔开的浮置栅极区段。2.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段在横向上彼此间隔。3.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段被嵌入介电层中。4.根据权利要求3所述的半导体器件，进一步包括被布置在所述介电层上的控制栅极。5.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段在横向上彼此间隔并且被布置在不同平面上。6.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段是导电的。7.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段包括陷阱电荷。8.根据权利要求1所述的半导体器件，其中，所述HEMT包括具有长度为I的有源区域并且在所述浮置栅极区段中的两个浮置栅极区段之间的距离为d，其中1/10或者1/100或者d 2 1/1000。9.根据权利要求1所述的半导体器件，其中，所述浮置栅极区段中相邻的浮置栅极区段之间的距离d从漏极向源极沿着横向方向增大。10.根据权利要求1所述的半导体器件，其中，所述浮置栅极区段中相邻的浮置栅极区段的横向宽度从漏极向源极沿着横向方向增大。11.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段的横向延伸大致相同。12.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段包括由金属、金属合金、金属复合物、氧化物、氮化物和氮氧化物组成的组中的一个。13.根据权利要求1所述的半导体器件，其中，所述两个或更多个浮置栅极区段包括由硅氧化物、硅氮化物和硅氮氧化物组成的组中的至少一个。14.根据权利要求1所述的半导体器件，其中，所述HEMT包括基于III族氮化物的HEMT。15.—种半导体器件，包括: 增强型的基于III族氮化物的高电子迀移率晶体管(HEMT); 浮置栅极，包括通过介电层而在横向上彼此间隔的两个或更多个浮置栅极区段；以及 控制栅极。16.根据权利要求15所述的半导体器件，其中，所述增强型的基于III族氮化物的HEMT包括沟道层和阻挡层，所述沟道层包括布置在衬底上的GaN，所述阻挡层包括布置在所述沟道层上的AlxGau-X)N。17.根据权利要求15所述的半导体器件，进一步包括源极和漏极，其中所述浮置栅极布置在所述源极与所述漏极之间，并且布置成最靠近所述漏极的所述浮置栅极区段包括牺牲浮置栅极区段。18.根据权利要求17所述的半导体器件，其中，所述增强型的基于III族氮化物的HEMT为横向器件。19.根据权利要求15所述的半导体器件，其中，所述控制栅极覆盖所述浮置栅极区段。20.一种方法，包括: 将增强型的基于III族氮化物的高电子迀移率晶体管(HEMT)分隔成在横向上彼此间隔的两个或更多个浮置栅极区段； 在所述两个或更多个浮置栅极区段之间形成介电层；以及 以靠近所述增强型的基于III族氮化物的HEMT的漏极的方式形成牺牲浮置栅极区段。
【文档编号】H01L29/778GK105845719SQ201610046874
【公开日】2016年8月10日
【申请日】2016年1月25日
【发明人】M·施特拉斯堡, G·普雷科托
【申请人】英飞凌科技奥地利有限公司