封装结构及其制法
【专利摘要】一种封装结构及其制法，先提供具有金属层的第一承载件，再形成介电层于该金属层上，并于该介电层中形成凸出该介电层表面的多个导电柱，以及于该介电层表面上设置电子元件，之后再形成包覆层于该介电层上以包覆该多个导电柱、介电层及电子元件，最后移除部份该包覆层及该第一承载件，以令该导电柱的二端外露于该包覆层及该介电层，藉以省略现有制作导电柱时所需进行的开孔制程，以降低制作成本。
【专利说明】
封装结构及其制法
技术领域
[0001]本发明涉及一种封装结构及其制法，尤指一种嵌埋电子元件的封装结构及其制法。
【背景技术】
[0002]随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为追求半导体封装件的轻薄短小，因而发展出一种晶片级封装件(chip scale package, CSP)，其特征在于此种晶片级封装件仅具有与晶片尺寸相等或略大的尺寸。
[0003]请参阅图1A至图1F，其为现有半导体封装件I的制法的剖面示意图。
[0004]如图1A所示，提供具有第一粘着层10a的第一承载件10a，且设置至少一半导体元件11于该第一粘着层10a上，并形成一包覆层12以包覆该半导体元件11。该半导体元件11具有相对的主动面Ila与非主动面11b，该主动面Ila结合于该第一粘着层100a，并于该主动面Ila上具有多个电极垫110。
[0005]如图1B所示，以研磨方式去除部份该包覆层12，以令该半导体元件11的非主动面Ilb外露于该包覆层12的第二表面12b。接着，移除该第一承载件1a及第一粘着层100a，并于该包覆层12的第二表面12b上接置具有第二粘着层10b的第二承载件10b。
[0006]如图1C所示，形成一第一线路重布层(redistribut1n layer，简称RDL) 13于该包覆层12的第一表面12a与该半导体元件11的主动面Ila上，且该第一线路重布层13电性连接该半导体元件11的电极垫110。
[0007]如图1D所示，设置具有第三粘着层10c的第三承载件1c于该第一线路重布层13上，再移除该第二承载件1b及该第二粘着层100b。之后以激光方式形成多个贯穿该包覆层12的通孔121，以外露出该第一线路重布层13。
[0008]如图1E所示，形成第二线路重布层14于该包覆层12的第二表面12b上及通孔121中，以电性连接该第一线路重布层13。
[0009]如图1F所示，移除该第三粘着层10c及该第三承载件10c，再进行切单制程，并形成多个如焊球的导电元件15于该第一线路重布层13上，以令该导电元件15电性连接该第一线路重布层13及该第二线路重布层14。
[0010]然而，于该半导体封装件I的制法中，以激光方式形成通孔121，不仅速度慢(特别是孔数较多时)而耗时，且于形成该通孔121的过程中所产生的残留物(如该包覆层12的残胶等)极易堆积于该通孔121的底部，以致于后续制程中需先清洗该通孔121内部，才能将导电材料填入该通孔121中以形成该第二线路重布层14，导致制程步骤繁多。
[0011]其次，激光开孔方式会造成该通孔121的壁面呈现凹凸不平，造成后续电镀的导电材料无法有效附着于该通孔121的壁面上而发生脱落(peeling)现象，导致该半导体封装件I的可靠度不佳。
[0012]此外，激光钻孔制程需由该包覆层12的第二表面12b上进行钻孔，但受限于该包覆层12不透光，故激光钻孔设备无法侦测该包覆层12下的第一线路重布层13，因而需以特殊制程及设备进行对位钻孔，致使制程步骤增多及提高制作成本。
[0013]此外，激光钻孔制程的激光光束会产生热影响区(Heat Affact Zone)的问题，也就是当该通孔121的位置需靠近该半导体元件11时，激光光束的高热会破坏半导体元件11，故该通孔121的位置需与该半导体元件11保持一定距离，因而无法缩小该半导体封装件I的尺寸，致使产品难以符合微小化的需求。
[0014]另一方面，于该半导体封装件I的制法中，需多次(至少三次)进行结合/移除承载件(即该第一至第三承载件1a-1Oc)的步骤，致使制程步骤繁多，不仅耗时，且需消耗承载件及粘着层的料数，而增加产品的制作成本。
[0015]因此，如何克服现有技术的种种问题，实为一重要课题。
【发明内容】
[0016]鉴于上述现有技术的缺失，本发明为提供一种封装结构及其制法，藉以省略现有制作导电柱时所需进行的开孔制程，以降低制作成本。
[0017]本发明的封装结构的制法，包括:提供具有金属层的第一承载件；于该金属层上形成图案化的介电层，并于该介电层形成具有多个外露该金属层的开口 ；于该多个开口中形成多个具有相对的第一端及第二端的导电柱，其中，各该多个导电柱以其第一端电性连接该金属层，且各该多个导电柱的第二端凸出于该介电层的表面；设置至少一第一电子元件于该介电层上；形成包覆层于该介电层上，以令该包覆层包覆该多个导电柱、该第一电子元件及该介电层；移除部份该包覆层，以外露各该多个导电柱的第二端；以及移除该第一承载件。
[0018]本发明还提供一种封装结构，包括:介电层；包覆层，形成于该介电层上，供该介电层与包覆层构成一具有相对的第一表面和第二表面的封装体，其中，该第一表面为该介电层的外侧面，该第二表面为该包覆层的外侧面；至少一第一电子元件，其设于该介电层上，并嵌埋于该包覆层中；以及多个导电柱，其竖埋于该包覆层及该介电层中，各该多个导电柱具有相对的第一端及第二端，且该第一端外露于该第一表面，该第二端外露于该第二表面。
[0019]由上可知，本发明的封装结构及其制法，主要通过先形成导电柱于该介电层中，再形成该包覆层，故无须进行开孔制程，因而不仅可减少制程步骤而省时、降低制作成本，且能提升封装结构的可靠度、并能缩小该封装结构的尺寸。此外，因无须进行开孔制程，故能减少进行结合/移除承载件的步骤次数；也不须额外激光制程，故能避免激光所产生的热影响区、需额外增加激光对位设备、导电柱脱落(peeling)的问题，具备简化制程及同时降低制作成本的功效。
【附图说明】
[0020]图1A至图1F为现有半导体封装件的制法的剖面示意图；
[0021]图2A至图21为本发明封装结构的制法的剖面示意图；其中，图2D’为图2D的其他实施例。
[0022]符号说明
[0023]I半导体封装件
[0024]10a、20a第一承载件
[0025]100a^202a第一粘着层
[0026]10b、20b第二承载件
[0027]100b、202b第二粘着层
[0028]1c第三承载件
[0029]10c第三粘着层
[0030]11半导体元件
[0031]I la、24a主动面
[0032]I lb、24b非主动面
[0033]110、240电极垫
[0034]12、25包覆层
[0035]12a第一表面
[0036]12b第二表面
[0037]121通孔
[0038]13第一线路重布层
[0039]14第二线路重布层
[0040]15、28、33导电元件
[0041]2、2’封装结构
[0042]200a第一板体
[0043]201a第一离型层
[0044]200b第二板体
[0045]201b第二离型层
[0046]21金属层
[0047]22介电层
[0048]221、271开口
[0049]222导电盲孔
[0050]23导电柱
[0051]231第一端
[0052]232第二端
[0053]24、32电子元件
[0054]26、31线路重布层
[0055]27拒焊层
[0056]30封装体
[0057]301第一表面
[0058]302第二表面。
【具体实施方式】
[0059]以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0060]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”及“表面”等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0061]图2A至图2G为本发明封装结构2的制法的剖面示意图。
[0062]如图2A所示，提供一第一承载件20a，该第一承载件20a具有包括第一板体200a、第一离型层201a及第一粘着层202a。该第一板体200a可为半导体材、介电材、陶瓷材、玻璃或金属材，但不限于此。
[0063]该第一离型层201a可为离型模，该第一粘着层202a可为胶材，且该第一离型层201a及该第一粘着层202a以涂布或贴合方式分别依序形成于该第一板体200a上。
[0064]于该第一承载件20a的第一粘着层202a上形成金属层21。该金属层21可为铜，且以压合(laminat1n)方式形成，以作为后续电镀制程的导电路径。
[0065]接着，于该金属层21上形成图案化的介电层22，该介电层22具有多个外露该金属层21的开口 221。该图案化的介电层22以曝光显影方式形成，且该介电层22的材质可为感光型的聚苯恶卩坐(polybenzoxazole，ΡΒ0)。
[0066]如图2B所示，于该金属层21的多个开口 221中形成多个导电柱23，各该多个导电柱23具有相对的第一端231及第二端232。各该多个导电柱23可于图案化的介电层22上以形成图案化阻层(未图式)及晶种层(未图示)的电镀制程来形成。
[0067]于本实施例中，各该多个导电柱23的第一端231电性连接该金属层21，而各该多个导电柱23的第二端232凸出于该介电层22的表面，即各该多个导电柱23立设于该金属层21上。
[0068]如图2C所示，设置至少一电子元件24于该介电层22上。该电子元件24具有相对的主动面24a及非主动面24b，该主动面24a结合于该介电层22，且该主动面24a上具有多个电极垫240。
[0069]接着，于介电层22上形成包覆层25，该包覆层25包覆各该多个导电柱23、该电子元件24及该介电层22。该包覆层25可为封装胶材，且其制程可选择液态封胶(liquidcompound)、喷涂(inject1n)、压合(laminat1n)或模压(compress1n molding)。
[0070]此外，该包覆层23覆盖该电子元件24的非主动面24b，及覆盖各该多个导电柱23的第二端232。
[0071]如图2D所示，以如化学机械研磨(CMP)的研磨制程来移除部份该包覆层25，直到外露各该多个导电柱23的第二端232。于本实施例中，该电子元件24的非主动面24b上仍覆盖有该包覆层25。
[0072]于另一实施例中，请参阅图2D’，可以研磨制程来移除部份该包覆层25，直到同时外露各该多个导电柱23的第二端232及该电子元件24的非主动面24b。
[0073]以下以接续图2D的制法继续说明。接着，先设置第二承载件20b于该包覆层25上及结合各该多个导电柱23的第二端232后，再移除该第一承载件20a，如图2E所示。
[0074]于本实施例中，该第二承载件20b包括第二板体200b、第二离型层201b及第二粘着层202b。该第二板体200b、第二离型层201b及第二粘着层202b相同于前述第一板体200a、第一离型层201a及第一粘着层202a，于此不再赘述。
[0075]如图2F所示，形成线路重布层26于该介电层22上。于一实施例中，先移除该金属层21后，以曝光显影方式于该介电层22形成导电盲孔222，并以电镀制程于该导电盲孔222及该介电层22上制作该线路重布层26，并于介电层22上形成如绿漆的拒焊层27。
[0076]于另一实施例中，可先不移除该金属层21，而形成该线路重布层26的方式，则是于该金属层21上先形成图案化阻层(未图示)后，再以蚀刻该金属层21的方式来进行制作。接着，于该介电层22上形成如绿漆的拒焊层27。
[0077]上述的该拒焊层27形成有外露该线路重布层26的开口 271，以供植设如焊球的导电元件28。而该线路重布层26电性连接各该多个导电柱23的第一端231及该电子元件24的电极垫240。
[0078]如图2G所示，移除该第二承载件20b，并进行切单制程，以取得本发明的封装结构2。
[0079]本发明的制法中，通过先形成导电柱23于该介电层22的开口 221中，再形成该包覆层25，使该导电柱23同时贯穿该介电层22及该包覆层25的上、下表面，故无需以激光方式形成通孔的开孔制程，更不需进行激光钻孔对位、现有清洗通孔、于通孔中电镀导电材等制程。因此，本发明的制法不仅可减少制程步骤及降低制作成本，且能省略特殊制程及设备(如激光对位的设备)，避免因通孔壁面凹凸不平所导致的导电柱脱落(peeling)的问题，故能提升该封装结构2的可靠度。
[0080]其次，因无须进行激光钻孔制程，故不会产生热影响区(Heat Affact Zone)的问题，可避免电子元件24因激光钻孔所产生的高热而被破坏。此外，更可依需求设计该导电柱23的位置，使该导电柱23与该电子元件24的距离可依需求缩短，而能缩小该封装结构2的尺寸，达到产品符合微小化的需求。
[0081]此外，因无须进行开孔制程，因此只须二次进行结合/移除承载件(即该第一及第二承载件20a、20b)的步骤。本发明相较于现有技术，能有效减少结合/移除承载件的步骤次数，因而具备简化制程及降低制作成本的功效。
[0082]本发明提供一种封装结构2，包括:介电层22、包覆层25、多个导电柱23、至少一电子元件24以及线路重布层26。
[0083]该包覆层25形成于该介电层22上，且该介电层22与该包覆层25构成一具有相对的第一表面301及第二表面302的封装体30，其中，该第一表面301为该介电层22的外侧面，该第二表面302为该包覆层25的外侧面。
[0084]该多个导电柱23则竖埋于该包覆层25及该介电层22中。该多个导电柱23各具有相对的第一端231及第二端232，该第一端231外露于该第一表面301，该第二端外露于该第二表面302。换言之，是以该第一端231及该第二端232分别贯穿该介电层22及该包覆层25的外侧面。
[0085]该电子元件24设于该介电层22上，并嵌埋于该包覆层25中，且该电子元件24具有相对的主动面24a及非主动面24b，并以该主动面24a结合于该介电层22，且该主动面24a上具有多个电极垫240。
[0086]于一实施例中，各该多个导电柱23的第一端231齐平于该第一表面301，各该多个导电柱23的第二端232齐平于该第二表面302。
[0087]该介电层22具有导电盲孔222，该线路重布层26形成于该封装体30的第一表面301上及该导电盲孔222中，以电性连接各该多个导电柱23的第一端231及该电子元件24的主动面24a上的电极垫240。
[0088]于一实施例中，该封装结构2复包括如绿漆的拒焊层27，其形成于该封装体30的第一表面301上，并具有多个外露该线路重布层26的开口 271，以供植设多个如焊球的导电元件28，该多个导电元件28通过该线路重布层26电性连接各该多个导电柱23及该电子元件24。
[0089]于本实施例中，该电子元件24的非主动面24b仍被包覆层25所覆盖而未外露于该第二表面302。
[0090]于另一实施例中，该电子元件24的非主动面24b则外露于该第二表面302，以形成另一种实施例的封装结构。
[0091]再于一实施例中，接续图2G，如图2H所示，取得本发明的封装结构2后，可于封装体30的第二表面302上形成线路重布层(redistribut1n layer，简称RDL) 31，且该线路重布层31电性连接各该多个导电柱23的第二端232。接着，堆迭一电子元件32于该封装体30的第二表面302上，并通过如焊锡凸块、铜凸块的导电元件33电性连接该线路重布层31ο其中，该电子元件32为封装体、晶片或基板等，并无特别限制。
[0092]再于另一实施例中，接续图2G，如图21所示，取得本发明的封装结构2后，可直接堆迭一电子元件32于该封装体30的第二表面302上，并通过如焊锡凸块、铜凸块的导电元件33电性连接各该多个导电柱23的第二端232。
[0093]综上所述，本发明的封装结构及其制法，主要通过先形成导电柱于该介电层中，再形成该包覆层，故无须进行开孔制程，因而不仅可减少制程步骤而省时、降低制作成本，且能提升封装结构的可靠度、并能缩小该封装结构的尺寸。且因导电柱直接形成在介电层中，能够有效降低应力，使本发明的封装结构具备较佳的信赖性。
[0094]此外，因无须进行开孔制程，故能减少进行结合/移除承载件的步骤次数；也不须额外激光制程，故能避免激光所产生的热影响区、需额外增加激光对位设备、导电柱脱落(peeling)的问题，具备简化制程及同时降低制作成本的功效。
[0095]上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种封装结构的制法，其特征为，该制法包括: 提供具有金属层的第一承载件； 于该金属层上形成图案化的介电层，并于该介电层形成具有多个外露该金属层的开P ； 于该多个开口中形成多个具有相对的第一端及第二端的导电柱，其中，各该多个导电柱以其第一端电性连接该金属层，且各该多个导电柱的第二端凸出于该介电层的表面；设置至少一第一电子元件于该介电层上； 形成包覆层于该介电层上，以令该包覆层包覆该多个导电柱、该第一电子元件及该介电层； 移除部份该包覆层，以外露各该多个导电柱的第二端；以及 移除该第一承载件。2.根据权利要求1所述的封装结构的制法，其特征为，该制法还包括于移除该第一承载件前，先设置第二承载件于该包覆层上，再移除该第一承载件。3.根据权利要求2所述的封装结构的制法，其特征为，该制法还包括移除该第一承载件后，先移除该金属层，并形成第一线路重布层于该介电层上，且该第一线路重布层电性连接各该多个导电柱的第一端及该第一电子元件。4.根据权利要求3所述的封装结构的制法，其特征为，该制法还包括形成该第一线路重布层后，移除该第二承载件。5.根据权利要求4所述的封装结构的制法，其特征为，该制法还包括移除该第二承载件后，形成第二线路重布层于该包覆层上，该第二线路重布层电性连接各该多个导电柱的Λ-Λ- _- -1-jJLt弟~*立而O6.根据权利要求5所述的封装结构的制法，其特征为，该制法还包括堆迭一第二电子元件于该第二线路重布层上，且该第二电子元件电性连接该第二线路重布层。7.根据权利要求4所述的封装结构的制法，其特征为，该制法还包括移除该第二承载件后，堆迭一第二电子元件于该包覆层上，该第二电子元件电性连接各该多个导电柱的第_-上山8.根据权利要求2所述的封装结构的制法，其特征为，该制法还包括移除该第一承载件后，对该金属层以蚀刻方式制作线路重布层，且该线路重布层电性连接各该多个导电柱的第一端及该电子元件。9.根据权利要求1所述的封装结构的制法，其特征为，该制法还包括于移除该第二承载件后进行切单制程。10.根据权利要求1所述的封装结构的制法，其特征为，该制法以研磨方式移除部份该包覆层。11.根据权利要求1所述的封装结构的制法，其特征为，移除部份该包覆层的步骤并未使该电子元件外露于该包覆层。12.根据权利要求1所述的封装结构的制法，其特征为，移除部份该包覆层的步骤除外露各该多个导电柱的第二端外，更外露该电子元件。13.—种封装结构，其特征为，该封装结构包括: 介电层； 包覆层，形成于该介电层上，供该介电层与包覆层构成一具有相对的第一表面和第二表面的封装体，其中，该第一表面为该介电层的外侧面，该第二表面为该包覆层的外侧面；至少一第一电子元件，其设于该介电层上，并嵌埋于该包覆层中；以及多个导电柱，其竖埋于该包覆层及该介电层中，各该多个导电柱具有相对的第一端及第二端，且该第一端外露于该第一表面，该第二端外露于该第二表面。14.根据权利要求13所述的封装结构，其特征为，各该多个导电柱的第一端齐平于该第一表面。15.根据权利要求13所述的封装结构，其特征为，各该多个导电柱的第二端齐平于该第二表面。16.根据权利要求13所述的封装结构，其特征为，该封装结构还包括线路重布层，其形成于该封装体的第一表面上，并电性连接各该多个导电柱的第一端及该第一电子元件。17.根据权利要求16所述的封装结构，其特征为，该封装结构还包括多个导电元件，其形成于该线路重布层上。18.根据权利要求13所述的封装结构，其特征为，该第一电子元件外露于该第二表面。19.根据权利要求13所述的封装结构，其特征为，该电子元件并未外露于该第二表面。20.根据权利要求13所述的封装结构，其特征为，该封装结构还包括线路重布层，其形成于该封装体的第二表面上，并电性连接各该多个导电柱的第二端。21.根据权利要求20所述的封装结构，其特征为，该封装结构还包括第二电子元件，其设于该线路重布层上，且该第二电子元件电性连接该线路重布层。22.根据权利要求21所述的封装结构，其特征为，该第二电子元件通过多个导电元件电性连接该线路重布层。23.根据权利要求13所述的封装结构，其特征为，该封装结构还包括第二电子元件，其设于该包覆层上，且该第二电子元件电性连接各该多个导电柱的第二端。24.根据权利要求23所述的封装结构，其特征为，该第二电子元件通过多个导电元件电性连接各该多个导电柱的第二端。
【文档编号】H01L21/56GK105870023SQ201510027102
【公开日】2016年8月17日
【申请日】2015年1月20日
【发明人】刘亦玮, 陈彦亨, 叶懋华, 刘鸿汶, 赖顗喆
【申请人】矽品精密工业股份有限公司