形成半导体装置的制造方法与图案化方法

形成半导体装置的制造方法与图案化方法
【专利摘要】本发明公开一种形成半导体装置的方法及多种图案化半导体装置的方法。一实施例为一种形成半导体装置的方法，此方法包括：图案化半导体装置层上方所安置的心轴层以形成心轴；使用第一材料在心轴的侧壁上形成第一组间隔垫；选择性移除第一组间隔垫之间所安置的心轴。方法进一步包括：在移除心轴后，使用第一组间隔垫作为第一组心轴，使用第二材料在第一组心轴的侧壁上形成第二组间隔垫，第二材料具有的蚀刻选择性与第一材料的蚀刻选择性不同，第二组间隔垫具有实质平坦的顶表面；及选择性移除第二组间隔垫之间所安置的第一组心轴。此制造方法与图案化方法，执行不同间隔垫图案化工艺的多次叠代，且仍维持足够的遮罩用于下层的后续蚀刻。
【专利说明】
形成半导体装置的制造方法与图案化方法
技术领域
[0001]本发明涉及一种半导体装置，特别涉及一种半导体装置的制造方法与图案化方法。
【背景技术】
[0002]随着半导体装置尺度不断缩小，各种处理技术(诸如光微影术)经调适以允许用于具有愈来愈小尺寸的装置的制造。然而，由于半导体工艺需要更小的工艺窗口，这些装置的制造已接近且甚至超越光微影设备的理论极限。随着半导体装置不断缩小，装置的元件之间所需的间隔(亦即，间距)比可使用传统光学遮罩及光微影设备制造的间距更小。

【发明内容】

[0003]本发明的一实施例为一种形成半导体装置的制造方法，此制造方法包括:图案化半导体装置层上方所安置的心轴层以形成心轴；使用第一材料在心轴的侧壁上形成第一组间隔垫；选择性移除第一组间隔垫之间所安置的心轴。方法进一步包括:在移除心轴后，使用第一组间隔垫作为第一组心轴，使用第二材料在第一组心轴的侧壁上形成第二组间隔垫，第二材料具有的蚀刻选择性与第一材料的蚀刻选择性不同，第二组间隔垫具有大致平坦的顶表面；及选择性移除第二组间隔垫之间所安置的第一组心轴。
[0004]本发明的另一实施例为一种半导体装置的图案化方法，此图案化方法包括:在半导体装置层上方形成多个硬遮罩层；在多个硬遮罩层上方形成心轴层；图案化心轴层以形成第一心轴。方法进一步包括:在形成第一心轴后，执行第一间隔垫图案化工艺，此工艺包含在第一心轴的侧壁上形成第一组间隔垫，第一组间隔垫包含第一材料，及选择性移除第一心轴而未侵蚀第一组间隔垫及硬遮罩层。方法进一步包括:使用第一组间隔垫中的一个间隔垫作为第二心轴，执行第二间隔垫图案化工艺，此工艺包含在第二心轴的侧壁上形成第二组间隔垫，第二组间隔垫具有大致平坦的顶表面及包含第二材料，第二材料具有与第一材料不同的蚀刻选择性；及选择性移除第二心轴而未侵蚀第二组间隔垫及硬遮罩层。
[0005]本发明的又一实施例为一种半导体装置的图案化方法，此图案化方法包括:在半导体装置层上方形成一或更多个硬遮罩层；在一或更多个硬遮罩层上方图案化心轴层以形成第一心轴；在形成第一心轴后，叠代执行间隔垫图案化工艺，其中间隔垫图案化工艺的每个叠代进一步包含第一间隔垫图案化工艺继的以第二间隔垫图案化工艺，其中第一间隔垫图案化工艺包含:在第一心轴及一或更多个硬遮罩层上方保形沉积包含第一材料的第一间隔垫层；执行第一间隔垫等离子蚀刻工艺以在第一心轴的侧壁上形成第一组间隔垫；及选择性移除第一心轴而未侵蚀第一组间隔垫及一或更多个硬遮罩层；及其中第二间隔垫图案化工艺包含:使用第一间隔垫图案化工艺中所形成的第一组间隔垫中的一个间隔垫作为第二心轴；在第二心轴及一或更多个硬遮罩层上方保形沉积包含第二材料的第二间隔垫层，第二材料具有与第一材料不同的蚀刻选择性；执行第二间隔垫等离子蚀刻工艺以在第二心轴的侧壁上形成第二组间隔垫，第二间隔垫等离子蚀刻工艺为第二组间隔垫产生大致平坦的顶表面；选择性移除第二心轴而未侵蚀第二组间隔垫及一或更多个硬遮罩层；及使用第二组间隔垫中的一个间隔垫作为下一叠代中的第一间隔垫图案化工艺的第一心轴。
[0006]此制造方法与图案化方法，执行不同间隔垫图案化工艺的多次叠代，且仍维持足够的遮罩用于下层的后续蚀刻。
[0007]以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【附图说明】
[0008]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附的附图简单说明如下:
[0009]为了更全面地理解本发明的实施例及优势，现将结合随附的附图参考以下描述，在这些附图中:
[0010]图1至图11根据本发明的实施例的半导体装置的图案化的中间阶段的横截面视图，及
[0011]图12根据本发明的各实施例的图案化半导体装置的方法的流程图。
[0012]其中，附图标记
[0013]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附的附图符号简单说明如下:
[0014]10半导体装置层
[0015]22硬遮罩层
[0016]24硬遮罩层
[0017]26硬遮罩层
[0018]30心轴层
[0019]30’ 心轴
[0020]40三层光阻
[0021]42 底层
[0022]44中间层
[0023]46顶部光阻层
[0024]50间隔垫层
[0025]50’间隔垫
[0026]50f倾斜顶表面/刻面
[0027]60间隔垫层
[0028]60’间隔垫
[0029]60s 顶肩
[0030]100半导体装置
[0031]1010 步骤
[0032]1020 步骤
[0033]1030 步骤
[0034]1040 步骤
[0035]1050 步骤
[0036]1060 步骤
【具体实施方式】
[0037]以下将以附图及详细说明清楚说明本发明的精神，任何所属技术领域中具有通常知识者在了解本发明的较佳实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。
[0038]现将详细参考随附的附图中所图示的实施例。在附图及描述中尽可能使用相同元件符号指示相同或相似部分。在附图中，可出于清晰及便利的目的夸示形状及厚度。此描述将特定针对形成根据本发明的方法及设备的一部分或与根据本发明的方法及设备更直接协作的元件。应理解，未特定图示或描述的元件可采取熟习此项技术者所熟知的各种形式。一旦藉由本发明告知，许多替代及修改将对熟习此项技术者显而易见。
[0039]贯穿本说明书，对「一个实施例」或「一实施例」的引用意谓在至少一个实施例中包括与实施例关联描述的特定特征、结构或特性。因此，在贯穿本说明书的各处出现用语「在一个实施例中」或「在一实施例中」不一定皆指示相同实施例。此外，在一或更多个实施例中，可以任何适宜方式组合特定特征、结构或特性。应了解，以下附图并未按比例绘制；确切而言，这些附图仅意欲用于说明。
[0040]将关于一种藉由在薄膜方案中仅使用一个心轴层将多个图案转印至基板来图案化半导体装置层的方法描述实施例。具有高蚀刻选择性的两种间隔垫材料交替用于间隔垫图案化。在一些实施例中，将一个间隔垫图案化工艺期间所形成的间隔垫用作下一间隔垫图案化工艺中的心轴。图案中的至少一个图案包括心轴上方保形沉积的侧壁对准间隔垫。
[0041]图1至图11根据实施例的半导体装置100的图案化的中间阶段的横截面视图。图12根据本发明的各实施例的图案化半导体装置的方法的流程图。
[0042]参看图1，在一些实施例中，半导体装置100包括半导体装置层10、硬遮罩层22、24及26、心轴层30及心轴层30上方的三层光阻40。图1所示的层及结构(例如，硬遮罩层22、24及26以及三层光阻40)图示了本发明的一个实施例。本技术领域中的一般技术者将了解，包含不同层数及材料的其他适宜结构是可能的且完全意欲包括于本发明的范畴内。半导体装置层10是需要图案化的层。在一些实施例中，半导体装置层10是用于金属接线的金属层及由铜、铝、类似金属或上述的组合制成。在其他实施例中，半导体装置层10为介电层，诸如低k介电层、聚合物层或类似者。在其他实施例中，半导体装置层为基板及由诸如硅、锗、金刚石或类似物的半导体材料制成。或者，亦可使用化合物材料，诸如锗化硅、碳化硅、砷化镓、砷化铟、磷化铟、碳化锗硅、磷化砷镓、磷化铟镓、上述这些的组合及类似材料。半导体装置层10在下文中亦可称为基板10，条件是基板10可包含上文所描述的半导体装置层10的实施例中的任何者。
[0043]基板10可包括主动装置及被动装置(未图示)。本技术领域中的一般技术者将认识到，可使用诸如晶体管、电容器、电阻器、上述这些的组合及类似者的各种装置产生为半导体装置100设计的结构及功能需求。可使用任何适宜方法形成主动装置及被动装置。
[0044]硬遮罩层22、24及26连续性地形成于基板10上方，如图1中所图示。在一些实施例中，硬遮罩层22包含氧化物(诸如亦可充当黏着层的氧化硅)，但亦可使用其他适宜材料。在其他实施例中，硬遮罩层22可为抗反射涂层(ant1-reflective coating ;ARC)。抗反射涂层防止后续光微影工艺中的辐射被下方层反射及干扰曝光工艺。此干扰可增加光微影工艺的临界尺寸。有时，抗反射涂层被称为抗反射层(ant1-reflective layer ；ARL)。在一些实施例中，抗反射涂层为无氮抗反射涂层(nitrogen-free ARC ；NFARC)及由富娃氧化物(silicon-rich oxide ;SR0)、碳氧化娃、类似物或上述的组合制成。在一些实施例中，藉由化学气相沉积(chemical vapor deposit1n ;CVD)、等离子体增强CVD (plasma enhancedCVD ；PECVD)、类似工艺或上述的组合形成ARC 22。
[0045]在硬遮罩层22上方形成硬遮罩层24及26。在一实施例中，硬遮罩层24为金属硬遮罩层及硬遮罩层26为介电硬遮罩层。在后续处理步骤中，使用各种光微影及蚀刻技术将图案转印至硬遮罩层24上。随后可将硬遮罩层24用作蚀刻下层硬遮罩层22及基板10的图案化遮罩。硬遮罩层24可为遮罩材料，诸如氮化硅、氮化钛、二氧化钛、类似材料或上述的组合。可使用一工艺形成硬遮罩层24，此工艺诸如CVD、物理气相沉积(physical vapordeposit1n ;PVD)、原子层沉积(atomic layer deposit1n ;ALD)、类似工艺或上述的组合。在一实施例中，形成硬遮罩层24以具有自约100埃至约500埃的厚度。
[0046]可在硬遮罩层24上方沉积硬遮罩层26。可将硬遮罩层26用作硬遮罩层24的遮罩图案。在后续处理步骤中，藉由多个图案图案化硬遮罩层26(参看图10)，可随后将图案转印至硬遮罩层26。硬遮罩层26可为遮罩材料，诸如氧化娃、正娃酸四乙酯(tetraethylorthosilicate ；TE0S)、S1xCy、类似材料或上述的组合。可使用诸如CVD、ALD、类似工艺或上述的组合的工艺形成硬遮罩层26。在一实施例中，形成硬遮罩层26以具有自约100埃至约1000埃的厚度。
[0047]在硬遮罩层26上方形成心轴层30。心轴层30可用于形成心轴30’ (参看图2)。心轴层30可为遮罩材料，诸如多晶硅、非晶硅、非晶碳、金属薄膜(诸如AlOxNy)、类似材料或上述的组合，或者可图案化及选择性移除的任何其他材料。可使用诸如CVD、ALD、类似工艺或上述的组合的工艺形成心轴层30。在一实施例中，形成心轴层30以具有自约90纳米至约110纳米(诸如约100纳米)的厚度。
[0048]在心轴层30上方形成三层光阻40。三层光阻40包括顶部光阻层46、中间层44及底层42。随着先进半导体制造工艺到达了光微影工艺的极限，已出现对更薄顶部光阻层的需要以实现较小工艺窗口。然而，薄顶部光阻层对支撑靶层(例如，心轴层30)蚀刻可不够稳固。三层光阻提供相对较薄的顶部光阻层46。中间层44可包括抗反射材料(例如，背侧抗反射涂料(ant1-reflective coating ；BARC)层)以辅助顶部光阻层46处理的曝光及聚焦。由于具有中间层44，薄顶部光阻层46仅用于图案化中间层44。底层42可包括硬遮罩材料，诸如氮化物(例如，S1N)。使用中间层44图案化底层42。在一些实施例中，中间层44对底层42具有高蚀刻选择性，及在一些实施例中，底层42比中间层44厚十倍以上。因此，三层光阻40允许下层(例如，心轴层30)的稳固图案化，同时仍提供相对较薄的顶部光阻层46。
[0049]可使用任何适宜光微影技术图案化顶部光阻层46。举例而言，可在顶部光阻层46上方安置光罩(未图示)，随后可使光罩曝露于辐射束中，辐射束可为紫外线(ultrav1let ；UV)或准分子激光(诸如自氟化氪(KrF)准分子激光的248nm射束或自氟化氩(ArF)准分子激光的193nm射束)。可使用浸没微影是统执行顶部光阻层46的曝光以增加分辨率及减小最小可实现间距。可执行烘干或固化操作以硬化顶部光阻层46，及取决于使用正型光阻剂还是负型光阻剂，可使用显影剂移除顶部光阻层46的曝光或未曝光部分中的任一者。因此，在顶部光阻层46中形成图案(诸如图1中所图示的图案)。
[0050]图2图示心轴层30经图案化而形成心轴30’后的所得结构。在显影及图案化顶部光阻层46后，将图案分别转印至中间层44及底层42。举例而言，可藉由一或更多个选择性蚀刻工艺转印图案。在选择性蚀刻工艺后，可藉由例如修整工艺(诸如各向异性等离子蚀刻工艺)移除顶部光阻层46及中间层44。在一些实施例中，亦在修整工艺期间移除底层42的多个部分以为后续蚀刻步骤实现更加稳定的深宽比。在一实施例中，使用底层42作为形成心轴30’的图案化遮罩来蚀刻心轴层30。在此实施例中，藉由例如湿式清洗工艺移除底层42的剩余部分。在另一实施例中，省略修整工艺，及使用三层光阻40的三层(46、44及42)中的全部三个层图案化心轴层30。在一些实施例中，藉由干式蚀刻工艺图案化心轴层30，其中蚀刻工艺气体包括O2、Cl2、HBr、He、NF3、类似气体或上述的组合。为了便于图示，图2仅图示一个心轴30’，但应理解，取决于半导体装置100的设计可形成两个或更多个心轴 30’。
[0051]在形成心轴30’后，在心轴30’及硬遮罩层26上方形成间隔垫层50，如图3中所图示。在一实施例中，在心轴30’及硬遮罩层26上方保形沉积间隔垫层50以使得硬遮罩层26的顶表面上的间隔垫层的厚度与心轴30’的侧壁厚度为大致相同厚度。在一些实施例中，间隔垫层50由S1、SiN, S1N, SiC、SiCN、S1CN、类似材料或上述的组合制成。上文用于间隔垫层50的材料在下文中称为材料A，及包含材料A的间隔垫在下文中可因此称为间隔垫A。材料A经选择以具有对硬遮罩层26的高蚀刻选择性，使得可在间隔垫层上执行后续蚀刻步骤而未侵蚀硬遮罩层26。可经由诸如ALD、CVD、PVD、类似工艺或上述的组合的工艺沉积间隔垫层50，但可使用任何可接受工艺来形成间隔垫层至例如自约50埃至约250埃范围内的厚度。另外，间隔垫层50的厚度可经选择以决定基板10中最终形成的特征的厚度。
[0052]在心轴30’上方形成间隔垫层50后，可蚀刻间隔垫层50以曝露心轴30’及形成间隔垫50’(例如，间隔垫A)，如图4中所图示。可各向异性地蚀刻间隔垫层50的顶部部分以曝露下层心轴30’及硬遮罩层26来形成间隔垫50’。沿心轴30’的侧壁形成间隔垫50’。由于用于形成间隔垫50’的蚀刻工艺，间隔垫50’可具有倾斜顶表面50f或刻面50f。在一实施例中，执行两步间隔垫A等离子蚀刻工艺来形成间隔垫50’。间隔垫A等离子蚀刻工艺的第一步是在心轴30’及硬遮罩层26的顶表面处各向异性地蚀刻间隔垫层50以获得间隔垫50’的直线轮廓。间隔垫A等离子蚀刻工艺的第二步是移除间隔垫A等离子蚀刻工艺的第一步的残余物及控制间隔垫轮廓。在一些实施例中，在自约5毫托至约50毫托范围内的压力，自约300瓦特至约1100瓦特范围内的顶值功率，自约30伏特至约500伏特范围内的蚀刻偏压，自约20°C至约60°C范围内的温度下经由等离子蚀刻执行间隔垫A等离子蚀刻工艺的第一步，其中等离子流包括自约20标准立方厘米/分钟(standard cubiccentimeters per minute ；sccm)至约 300sccm 的 CF4,约 5sccm至约 50sccm 的 O2,约 30sccm至约600sccm的HBp及约50sccm至约800sccm的He。在一些实施例中，在自约10晕托至约80毫托范围内的压力，自约300瓦特至约1100瓦特范围内的顶值功率，自约30伏特至约400伏特范围内的蚀刻偏压，自约20°C至约60°C范围内的温度下经由等离子蚀刻执行间隔垫A等离子蚀刻工艺的第二步，其中等离子流包括自约2sccm至约300sccm的SiCl4,约50sccm 至约 400sccm 的 CH3F,约 60sccm 至约 600sccm 的 He,及约 20sccm 至约 300sccm 的
O2O
[0053]参看图5。在形成间隔垫50’后，藉由例如心轴等离子蚀刻工艺移除间隔垫50’的间所安置的心轴30’ (参看图4)，但亦可使用其他适宜蚀刻工艺。在一些实施例中，执行两步心轴等离子蚀刻工艺，其中包含主蚀刻继的以过度蚀刻。心轴等离子蚀刻工艺的主蚀刻移除心轴30’。心轴等离子蚀刻工艺的过度蚀刻移除主蚀刻的残余物，同时保持间隔垫50’的轮廓。心轴等离子蚀刻工艺对心轴材料具有高蚀刻选择性，使得可移除心轴30’而未侵蚀间隔垫50 ’及硬遮罩层26 ο在一些实施例中，在自约5毫托至约50毫托范围内的压力，自约300瓦特至约1200瓦特范围内的顶值功率，自约30伏特至约300伏特范围内的蚀刻偏压，自约20°C至约60°C范围内的温度下经由等离子蚀刻执行主蚀刻，其中等离子流包括自约30sccm 至约 300sccm 的 Cl2，约 3sccm 至约 10sccm 的 02，及约 30sccm 至约 600sccm 的 HBr。在一些实施例中，在自约10毫托至约100毫托范围内的压力，自约300瓦特至约1100瓦特范围内的顶值功率，自约O伏特至约200伏特范围内的蚀刻偏压，自约20°C至约60°C范围内的温度下经由等离子蚀刻执行过度蚀刻，其中等离子流包括自约2sccm至约300sccm的NF3,约 60sccm 至约 600sccm 的 He，及约 20sccm 至约 300sccm 的 Cl2。
[0054]图3中所图示的间隔垫A层(例如，材料A层)沉积工艺、图4中所图示的间隔垫A等离子蚀刻工艺及图5中所图示的心轴移除工艺在下文中称为间隔垫A图案化工艺。
[0055]参看图6，在移除心轴30’后，可将间隔垫A 50’(例如，间隔垫50’ )用作后续间隔垫层沉积及蚀刻工艺的心轴。根据一些实施例，在间隔垫A 50’及硬遮罩层26上方形成间隔垫层60。在一实施例中，在间隔垫A 50’及硬遮罩层26上方保形沉积间隔垫层60以使得硬遮罩层26的顶表面上的间隔垫层的厚度与间隔垫A 50’的侧壁厚度为大致相同厚度。由于间隔垫A 50’的顶表面处的刻面，保形沉积间隔垫层60在每个间隔垫A 50’上方具有顶肩60s。在一些实施例中，间隔垫层60由非晶硅、非晶碳、II1-V族材料、氮化铝、类似材料或上述的组合制成。上文用于间隔垫层60的材料在下文中称为材料B，及包含材料B的间隔垫在下文中可称为间隔垫B。材料B经选择以具有对硬遮罩层26的高蚀刻选择性，使得可在间隔垫层上执行后续蚀刻步骤而未侵蚀硬遮罩层26。另外，材料B经选择以具有与材料A不同的蚀刻选择性，使得间隔垫A(或间隔垫B)可为选择性蚀刻方式而未侵蚀间隔垫B (或间隔垫A)。可经由诸如ALD、CVD、PVD、类似工艺或上述的组合的工艺沉积间隔垫层60，但可使用任何可接受工艺形成间隔垫层。间隔垫层60的厚度可经选择以决定基板10中最终形成的特征的厚度。
[0056]在心轴50’ (例如，间隔垫A 50’)上方形成间隔垫层60后，可蚀刻间隔垫层60以曝露心轴50’及形成间隔垫60’(例如，间隔垫B 60’)，如图7所图示。可各向异性地蚀刻间隔垫层60的顶部部分以曝露下层心轴50’及硬遮罩层26来形成间隔垫60’。沿心轴50’的侧壁形成间隔垫60’。本文描述间隔垫B等离子蚀刻工艺以避免间隔垫60’的顶部部分形成刻面及为间隔垫60’实现大致平坦的顶表面60T。在间隔垫60’的顶部部分形成刻面为非所欲，因为此造成了间隔垫高度损失及减少了间隔垫60’的有效高度。举例而言，由用于形成间隔垫的现有等离子蚀刻工艺所产生的刻面可造成间隔垫高度损失大到约300埃。此大间隔垫高度损失限制了可在叠代或多重间隔垫图案化工艺中执行的间隔垫图案化工艺的数目。
[0057]根据一些实施例，间隔垫B等离子蚀刻工艺可为间隔垫B 60’实现大致平坦的顶表面及将间隔垫高度损失明显减小至约10埃至约20埃的范围内。在本发明的一实施例中，间隔垫B等离子蚀刻工艺包含表面改良工艺继的以侧壁聚合物栅栏保护工艺。表面改良工艺使用等离子蚀刻工艺改良间隔垫B 60’的顶表面的材料结构及形成硬化保护层来防止间隔垫损失。在侧壁聚合物栅栏保护工艺中，沿间隔垫B 60’的侧壁自等离子蚀刻的副产物形成聚合物栅栏。侧壁聚合物栅栏帮助各向异性蚀刻实现直线间隔垫轮廓及保护间隔垫B60’的顶部部分(例如，图6中的肩60s)以减少间隔垫B 60’的顶部部分处形成刻面。
[0058]在一实施例中，在自约2毫托至约60毫托范围内的压力，自约300瓦特至约1400瓦特范围内的顶值功率，自约30伏特至约900伏特范围内的蚀刻偏压，自约10°C至约70°C范围内的温度下经由等离子蚀刻执行间隔垫B表面改良工艺，其中等离子流包括自约1sccm 至约 800sccm 的 He,约 1sccm 至约 800sccm 的 Ar,及约 30sccm 至约 800sccm 的 02。在一些实施例中，在自约2毫托至约60毫托范围内的压力，自约300瓦特至约1000瓦特范围内的顶值功率，自约30伏特至约900伏特范围内的蚀刻偏压，自约20°C至约60°C范围内的温度下经由等离子蚀刻执行间隔垫B侧壁聚合物栅栏保护工艺，其中等离子流包括自约1sccm 至约 10sccm 的 N2,约 1sccm 至约 600sccm 的 Ar,约 50sccm 至约 600sccm 的 HBr,约 5sccm 至约 10sccm 的 02，约 5sccm 至约 10sccm 的 CF4,约 5sccm 至约 10sccm 的 NF3，及约 5sccm 至约 10sccm 的 Cl20
[0059]在完成间隔垫B等离子蚀刻工艺后，可藉由例如间隔垫B湿式清洗工艺移除工艺期间所形成的副产物及聚合物栅栏。在一实施例中，间隔垫B湿式清洗工艺包含SPM清洗继的以APM清洗。根据一些实施例，SPM清洗使用H2SO4:H2O2溶液，亦称为硫酸过氧化物混合物(Sulfuric Peroxide Mixture ；SPM)溶液，在自约60°C至约90°C的低温范围下执行。根据一些实施例，APM清洗使用NH4OH = H2O2 = H2O混合物，亦称为氢氧化铵-过氧化氢混合物(Ammonium hydroxide-hydrogen Peroxide Mixture ;APM)，在室温下执行。如第 7 图中所图示，由于使用高选择性蚀刻工艺(例如，间隔垫B等离子蚀刻工艺及间隔垫B湿式清洗工艺)，蚀刻间隔垫B 60’而未侵蚀间隔垫A 50’。结果是，每个间隔垫A 50’的顶部部分仍具有刻面。
[0060]参看图8，藉由例如湿式清洗工艺移除间隔垫B 60’之间所安置的心轴50’(例如，间隔垫A 50’)，但亦可使用其他适宜蚀刻工艺。根据一些实施例，用于移除间隔垫A 50’的湿式清洗工艺包含使用稀释HF溶液清洗，继的以在自约150°C至约170°C的高温范围下使用H3PO4(磷酸)清洗。根据一些实施例，在间隔垫A 50’移除后，具有平坦顶表面的间隔垫B 60’可充当后续间隔垫层沉积及蚀刻工艺的心轴。
[0061]图6中所图示的间隔垫B层(亦即，材料B层)沉积工艺、图7中所图示的间隔垫B等离子蚀刻工艺及间隔垫B湿式清洗工艺以及图8中所图示的心轴移除工艺在下文中称为间隔垫B图案化工艺。
[0062]取决于半导体装置100的设计，可将间隔垫A图案化工艺及间隔垫B图案化工艺交替执行多次，直到达到预定图案密度或间距为止。在一些实施例中，在交替执行间隔垫A图案化工艺及间隔垫B图案化工艺期间，间隔垫A图案化工艺使用自先前间隔垫B图案化工艺的间隔垫作为心轴，及间隔垫B图案化工艺使用自先前间隔垫A图案化工艺的间隔垫作为心轴。举例而言，使用图8所示的间隔垫B 60’作为心轴，可在图8所示的步骤后执行间隔垫A图案化工艺，在图9及图10中图示此工艺。
[0063]参看图9。将图8中所形成的具有平坦顶表面的间隔垫B 60’用作心轴，及在心轴(例如，间隔垫B 60’ )及硬遮罩层26上方保形沉积间隔垫A层50。接着，如图10中所图示，藉由间隔垫A等离子蚀刻工艺蚀刻图9中所形成的间隔垫A层50以形成间隔垫A 50’。关于间隔垫A层沉积及间隔垫A等离子蚀刻工艺的细节与图3及图4中所论述的类似，且本文不再重复。在图10中，在形成间隔垫50’后，藉由与图5中所论述的心轴等离子蚀刻工艺类似的心轴等离子蚀刻工艺选择性蚀刻心轴(例如，间隔垫B 60’)，且本文不再重复细节。
[0064]当达到所欲图案密度或间距时，停止交替执行的间隔垫A/间隔垫B图案化工艺。举例而言，技术人员可选择在间隔垫A图案化工艺(例如，图5或图10)后停止或在间隔垫B图案化工艺(例如，图8或在图10所示的步骤后执行的另一间隔垫B图案化工艺，未图示)后停止。将最后间隔垫图案化工艺后的心轴(例如，间隔垫A或间隔垫B)用作遮罩来图案化下层硬遮罩层(26、24及22)及基板10，如图11中所图示。
[0065]上文所描述的自对准多重间隔垫图案化工艺的实施例具有许多优势。新的自对准多重间隔垫图案化工艺明显减少了间隔垫高度损失及改良了有效间隔垫高度。此允许执行间隔垫A图案化工艺及间隔垫B图案化工艺的多个叠代且仍维持足够的遮罩用于下层的后续蚀刻。与需要两个或更多个不同心轴层及复杂薄膜方案的现有多重间隔垫图案化工艺(诸如自对准四重图案化工艺(self-aligned quadruple patterning process ；SAQP))不同，本发明在薄膜方案中仅需要一个心轴层(例如，图1中的心轴层30)。在仅一个心轴层情况下，在心轴层之间不需要过渡层，因此本发明可避免许多与多个心轴层关联的问题(诸如当跨多个心轴层转印时心轴轮廓变坏)、过渡层残余与移除问题及薄膜介面缺陷。较少层及较简单薄膜方案亦允许较简单的上覆控制及产生较少微影上覆问题，从而帮助降低生产成本及改良良率。本发明可使用已证实的现有微影技术(诸如193nm浸没微影术)来实现32nm或更小的间距，同时亦具有比新的微影方法(诸如极紫外线(extreme ultrav1let ；EUV)微影术或类似方法)更低的成本及更高的产量。
[0066]图12根据本发明的各实施例的自对准多重图案化工艺的流程图。图12所示的流程图仅为一实例，不应过分限制权利要求范围的范畴。本技术领域中的一般技术者将识别许多变化、替代及修改。举例而言，可添加、移除、替代、重新排列及重复图12中所图示的各步骤。
[0067]参看图12。在步骤1010处，对光阻进行图案化。在步骤1020处，将光阻的图案转印至下层心轴层以形成心轴。在步骤1030处，执行间隔垫A图案化工艺。根据一些实施例，间隔垫A图案化工艺包含间隔垫A层沉积工艺、形成间隔垫A的间隔垫A等离子蚀刻工艺及移除间隔垫A之间所安置的心轴的心轴等离子蚀刻工艺，在图3至图5中图示这些工艺。在步骤1040处，使用步骤1030中所形成的间隔垫A作为心轴，执行间隔垫B图案化工艺。根据一些实施例，间隔垫B图案化工艺包含间隔垫B层沉积工艺、形成间隔垫B的间隔垫B等离子蚀刻工艺、用于移除间隔垫B等离子蚀刻工艺的副产物的间隔垫B湿式清洗工艺及用于心轴(例如，间隔垫A)移除的湿式清洗工艺，在图6至图8中图示这些工艺。在步骤1050处，使用自先前间隔垫图案化工艺(例如，间隔垫B图案化工艺或间隔垫A图案化工艺)的间隔垫作为心轴，将间隔垫A图案化工艺及间隔垫B图案化工艺交替执行多次，直到达到预定图案密度或间距为止。在步骤1060处，将自最后间隔垫图案化工艺(例如，间隔垫B图案化工艺或间隔垫A图案化工艺)的间隔垫用作遮罩来图案化下层。
[0068]尽管已详细描述本发明实施例及优势，但是应理解，本文可在不脱离本发明的精神及范畴的情况下产生随附权利要求范围所界定的各种变化、取代及更改。此外，本申请案的范畴不欲受限于说明书中所描述的工艺、机械、制造、物质组成、手段、方法及步骤的特定实施例。作为本技术领域中的一般技术者将自本发明易于了解，可根据本发明使用当前存在或将来发展的工艺、机械、制造、物质组成、手段、方法或步骤，上述者执行与本文所描述的相应实施例实质相同的功能或实现实质相同的结果。因此，随附权利要求范围意欲在范畴内包括这些工艺、机械、制造、物质组成、手段、方法或步骤。
[0069]虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求范围所界定者为准。
【主权项】
1.一种形成半导体装置的制造方法，其特征在于，包含: 图案化一半导体装置层上方所安置的一心轴层以形成一心轴； 使用一第一材料在该心轴的侧壁上形成一第一组间隔垫； 选择性移除该第一组间隔垫之间所安置的该心轴； 在移除该心轴后，使用该第一组间隔垫作为一第一组心轴，使用一第二材料在该第一组心轴的侧壁上形成一第二组间隔垫，该第二材料具有的一蚀刻选择性其不同于该第一材料的一蚀刻选择性，且该第二组间隔垫具有平坦的顶表面；以及选择性移除该第二组间隔垫之间所安置的该第一组心轴。2.根据权利要求1所述的形成半导体装置的制造方法，其特征在于，进一步包含: 在该选择性移除该第一组心轴后，执行一间隔垫图案化工艺的多个叠代，直到达到一预定图案密度或间距，其中该间隔垫图案化工艺的每个叠代包含: 使用自一先前处理步骤或一先前叠代的间隔垫作为心轴； 在这些心轴的侧壁上形成新间隔垫，其中在不同叠代中交替使用该第一材料及该第二材料形成这些新间隔垫，其中在一第一叠代中使用该第一材料形成这些新间隔垫，且其中使用该第二材料所形成的这些新间隔垫具有平坦的顶表面；以及选择性移除这些新间隔垫之间所安置的这些心轴。3.根据权利要求2所述的形成半导体装置的制造方法，其特征在于，进一步包含:在该间隔垫图案化工艺的一最后叠代后，使用自该间隔垫图案化工艺的该最后叠代的间隔垫作为遮罩来图案化该半导体装置层。4.根据权利要求1所述的形成半导体装置的制造方法，其特征在于，该使用一第一材料在该心轴的侧壁上形成该第一组间隔垫包含: 在该心轴及一下层硬遮罩层上方保形沉积包含该第一材料的一间隔垫层； 执行一第一等离子蚀刻工艺以各向异性地蚀刻该间隔垫层及曝露该心轴及该硬遮罩层的一顶表面；以及 执行一第二等离子蚀刻工艺以移除该第一等离子蚀刻工艺的残余物及控制该第一组间隔垫的一轮廓。5.根据权利要求4所述的形成半导体装置的制造方法，其特征在于，该使用一第二材料在该第一组心轴的侧壁上形成一第二组间隔垫包含: 在该第一组心轴及该硬遮罩层上方保形沉积包含该第二材料的一间隔垫层；以及执行一两步等离子蚀刻工艺来各向异性地蚀刻该间隔垫层及曝露该第一组心轴及该硬遮罩层的一终止表面，该两步等离子蚀刻工艺包含: 一表面改良工艺；及 一侧壁聚合物栅栏保护工艺。6.根据权利要求5所述的形成半导体装置的制造方法，其特征在于，该表面改良工艺改良该第二组间隔垫的顶表面的一材料结构及形成一硬化保护层以减少该第二组间隔垫的顶部部分处形成刻面。7.根据权利要求5所述的形成半导体装置的制造方法，其特征在于，该侧壁聚合物栅栏保护工艺的副产物沿该第二组间隔垫的侧壁累积以减少该第二组间隔垫的顶部部分处形成刻面。8.根据权利要求1所述的形成半导体装置的制造方法，其特征在于，藉由一湿式清洗工艺执行该选择性移除该第一组心轴，其中该湿式清洗工艺包含使用一稀释HF溶液清洗，继之以在自150°C至170°C的一高温范围下使用H3PO4清洗。9.一种图案化方法，其特征在于，包含: 在一半导体装置层上方形成多个硬遮罩层； 在该多个硬遮罩层上方形成一心轴层； 图案化该心轴层以形成一第一组心轴； 在形成该第一组心轴后，执行一第一间隔垫图案化工艺，该工艺包含: 在该第一组心轴的侧壁上形成一第一组间隔垫，该第一组间隔垫包含一第一材料；及 选择性移除该第一组心轴而未侵蚀该第一组间隔垫及该多个硬遮罩层；以及 使用该第一组间隔垫作为一第二组心轴，执行一第二间隔垫图案化工艺，该工艺包含: 在该第二组心轴的侧壁上形成一第二组间隔垫，该第二组间隔垫具有平坦的顶表面及包含一第二材料，该第二材料具有与该第一材料不同的一蚀刻选择性；及选择性移除该第二组心轴而未侵蚀该第二组间隔垫及该多个硬遮罩层。10.一种图案化方法，其特征在于，包含: 在一半导体装置层上方形成一或更多个硬遮罩层； 在该一或更多个硬遮罩层上方图案化一心轴层以形成一第一心轴； 在形成该第一心轴后，叠代执行一间隔垫图案化工艺，其中该间隔垫图案化工艺的每个叠代进一步包含一第一间隔垫图案化工艺继之以一第二间隔垫图案化工艺，其中该第一间隔垫图案化工艺包含: 在该第一心轴及该一或更多个硬遮罩层上方保形沉积包含一第一材料的一第一间隔垫层； 执行一第一等离子蚀刻工艺以在该第一心轴的侧壁上形成一第一组间隔垫；及 选择性移除该第一心轴而未侵蚀该第一组间隔垫及该一或更多个硬遮罩层；以及 其中该第二间隔垫图案化工艺包含: 使用该第一间隔垫图案化工艺中所形成的该第一组间隔垫中的一个间隔垫作为一第二心轴； 在该第二心轴及该一或更多个硬遮罩层上方保形沉积包含一第二材料的一第二间隔垫层，该第二材料具有与该第一材料不同的一蚀刻选择性； 执行一第二间隔垫等离子蚀刻工艺以在该第二心轴的侧壁上形成一第二组间隔垫，该第二间隔垫等离子蚀刻工艺为该第二组间隔垫产生平坦的顶表面； 选择性移除该第二心轴而未侵蚀该第二组间隔垫及该一或更多个硬遮罩层；及使用该第二组间隔垫中的一个间隔垫作为一下一叠代中的该第一间隔垫图案化工艺的该第一心轴。
【文档编号】H01L21/033GK105895510SQ201510849557
【公开日】2016年8月24日
【申请日】2015年11月27日
【发明人】杨建勳, 陈昭成, 陈建豪, 李俊鸿, 陈德芳
【申请人】台湾积体电路制造股份有限公司