一种led外延结构及其制备方法
【专利摘要】本发明涉及一种LED外延结构及其制备方法，在衬底上生长第一类型外延层；在第一类型外延层上生长应力释放层；在应力释放层上生长多量子阱结构层；在多量子阱结构层上生长第二类型外延层。其中，应力释放层包含第一InGaN/GaN超晶格量子阱、n型GaN插入层、第二InGaN/GaN超晶格量子阱；第一InGaN/GaN超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势垒层超晶格结构；第二InGaN/GaN超晶格量子阱为周期层叠的第二InGaN势阱层和第二GaN势垒层超晶格结构；多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势垒层。本发明通过在传统的应力释放超晶格结构中插入低温生长的n型GaN层，增加了反向击穿电压，有效地提高了LED产品的可靠性。
【专利说明】
一种LED外延结构及其制备方法
技术领域
[0001]本发明涉及半导体结构领域，特别涉及一种LED外延结构及其制备方法。
【背景技术】
[0002]相比传统光源，发光二极管(LED)具有众多优势，如节能，长寿命，高光效，体积小等，正逐步成为一种重要的照明方式。GaN基发光二极管的应用范围越来越广。
[0003]GaN基发光二极管的反向击穿电压目前是衡量LED可靠性的一个重要的参数。当外加反向偏置电压低于某一数值时，几乎没有电流;当外加反向电压超过某一数值时，会引起反向电流显著地增加，这可能造成对LED的永久损坏。当LED应用于实际显示和照明领域时，会不可避免地处于反向偏置状态，例如ESD攻击、交流电压驱动等等。因此，如何增强LED夕卜延结构的抗反向击穿能力，来提升LED产品的可靠性，是亟需解决的一个问题。
【发明内容】
[0004]本发明的目的在于提供一种LED外延结构及其制备方法，通过改变多量子阱结构前应力释放层的生长模式来获得高反向击穿电压，降低了 LED的反向漏电，有效地提升了LED产品的可靠性。
[0005]为了达到上述目的，本发明的一个技术方案是提供一种LED外延结构的制备方法，其中包含以下的工艺步骤:
51、提供一衬底，在所述衬底上生长第一类型外延层；
52、在所述第一类型外延层上生长应力释放层；
53、在所述应力释放层上生长多量子阱结构层；
54、在多量子阱结构层上生长第二类型外延层。
[0006]本发明的另一个技术方案是提供一种LED外延结构，其中自下至上包含:衬底、第一类型外延层、应力释放层、多量子阱结构层、第二类型外延层。
[0007]本发明的各个技术方案中，所述应力释放层包含第一InGaN/GaN超晶格量子阱、η型GaN插入层、第二InGaN/GaN超晶格量子阱;所述第一InGaN/GaN超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势皇层超晶格结构;所述第二InGaN/GaN超晶格量子阱为周期层叠的第二 InGaN势阱层和第二 GaN势皇层超晶格结构;所述多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势皇层。
[0008]优选地，本发明的各个技术方案中包含A1-A4中的任意一项或其组合:
Al、所述第一 InGaN/GaN超晶格量子阱和第二 InGaN/GaN超晶格量子阱的生长温度在750°0900°C 之间；
A2、所述第一 InGaN/GaN超晶格量子阱中第一 InGaN势阱层的厚度为1.0?10.0nm，第一GaN势皇层的厚度为1.0?20.0nm;所述第二 InGaN/GaN超晶格量子阱中第二 InGaN势阱层的厚度为1.0-10.0nm，第二GaN势皇层的厚度为1.0-20.0nm；
A3、所述第一 InGaN/GaN超晶格量子阱和第二 InGaN/GaN超晶格量子阱中，In的组分为I?10%之间；
A4、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，层叠的周期在I?5之间。
[0009 ]优选地，本发明的各个技术方案中包含B1-B4中的任意一项或其组合:
B1、所述η型GaN插入层的生长温度比所述第一 InGaN/GaN超晶格量子阱和第二 InGaN/GaN超晶格量子阱的生长温度低O?100°C ;
B2、所述η型GaN插入层的厚度I?200nm;
B3、所述η型GaN插入层的Si掺杂浓度，高于所述第一 InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中的Si掺杂浓度；
B4、所述η型GaN插入层的Si掺杂浓度Ie17 cm—3?le2Q cm—3。
[0010]优选地，本发明的各个技术方案中包含C1-C3中的任意一项或其组合:
Cl、所述多量子阱结构层的生长温度为700°0900°C;
C2、所述多量子阱结构层中包含5?18组第三InGaN势阱层和第三GaN势皇层；
C3、所述多量子阱结构层中包含5?18组第三InGaN势阱层和第三GaN势皇层，且所述第三InGaN势讲层厚度为2.0nm?4.0nm，所述第三GaN势皇层厚度为3.0nm?15.0nm。
[0011]优选地，本发明的各个技术方案中包含D1-D3中的任意一项或其组合:
D1、所述第一类型外延层的厚度为1.5μπτ4.5μηι;
D2、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和η型GaN层，所述未掺杂GaN层和η型GaN层的生长温度为800°01200°C ;
D3、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和Si掺杂浓度为le18cm—3?3e19cm—3 的η型GaN 层；
优选地，本发明的各个技术方案中包含Ε1-Ε3中的任意一项或其组合:
Ε1、所述第二类型外延层包含自下至上层叠的P型电子阻挡层和P型GaN层，所述P型电子阻挡层厚度为30nm?80nm，所述P型GaN层厚度为30nm?150nm;
E2、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层的Mg掺杂浓度为5e18cm—3?3.5e19cm—3，p型GaN层的Mg掺杂浓度为5e18cm—3?le2Qcm
- 3.，
E3、所述第二类型外延层包含自下至上层叠的P型电子阻挡层和P型GaN层，所述P型电子阻挡层为P型AlGaN、或P型InAlGaN、或P型AlGaN/GaN超晶格结构。
[0012]优选地，本发明的各个技术方案中，所述衬底的材料是蓝宝石、或GaN、或硅、或碳化硅的单晶；所述衬底与所述第一类型外延层之间生长有缓冲层或者没有生长缓冲层，所述缓冲层的材料是GaN、或AlN、或InAlGaN、或AlGaN。
[0013]与现有技术相比，本发明提供的LED外延结构及其制备方法，通过在传统的应力释放超晶格结构中插入低温生长的η型GaN层，增加了反向击穿电压，有效地提高了 LED产品的可靠性。
【附图说明】
[0014]图1?图4分别是本发明所述可增加反向击穿电压的LED外延结构的制备方法中与工艺步骤S1~S4对应的结构示意图。
【具体实施方式】
[0015]配合参见图1?图4所示，本发明提供一种可增加反向击穿电压的LED外延结构，其包含:衬底10，在衬底10上生长有第一类型外延层20;
在第一类型外延层20上生长有应力释放层，所述应力释放层包含第一InGaN/GaN超晶格量子阱30、η型GaN插入层40、第二InGaN/GaN超晶格量子阱50;其中，所述的第一InGaN/GaN超晶格量子阱30为周期层叠的第一InGaN势阱层和第一GaN势皇层超晶格结构，所述的第二InGaN/GaN超晶格量子阱50为周期层叠的第二InGaN势阱层和第二GaN势皇层超晶格结构；
在应力释放层上生长有多量子阱结构层60，所述的多量子阱结构层60包含周期层叠的第三InGaN势阱层和第三GaN势皇层；
在多量子阱结构层60上生长有第二类型外延层70。
[0016]本发明所述可增加反向击穿电压的LED外延结构的制备方法，包含以下的工艺步骤:
S1、在衬底10上生长第一类型外延层20，参见图1。
[0017]所述衬底10可以是适合GaN及其半导体外延材料生长的材料，如蓝宝石、GaN、硅、
碳化娃等单晶。
[0018]所述衬底10和所述第一类型外延层20之间可以生长一缓冲层，材料例如是GaN、AlN、InAlGaN或者AlGaN。
[0019]所述第一类型外延层20包含自下至上层叠的未掺杂GaN层和η型GaN层，所述未掺杂GaN层和η型GaN层的生长温度为800°01200°C，所述第一类型外延层20的厚度为1.5μπι~4.5μπι，所述η型GaN层的Si掺杂浓度为le18cm—3?3e19cm—3。
[0020]S2、在所述第一类型外延层20上生长应力释放层，参见图2。
[0021]所述应力释放层包含周期层叠的第一InGaN势阱层和第一 GaN势皇层超晶格结构(第一InGaN/GaN超晶格量子阱30)、低温生长的η型GaN插入层40、周期层叠的第二InGaN势阱层和第二GaN势皇层超晶格结构(第二InGaN/GaN超晶格量子阱50)。
[0022]在一些优选的示例中，所述第一和第二InGaN/GaN超晶格量子阱30、50，生长温度750°0900°C 之间。
[0023]所述第一和第二InGaN/GaN超晶格量子阱30、50中，周期可以在I?5之间。
[0024]所述第一和第二 InGaN/GaN超晶格量子阱30、50中，In的组分可以为I?10%之间。
[0025]所述第一和第二 InGaN/GaN超晶格量子阱30、50中，InGaN势阱的厚度为1.0?10.011111，63~势皇的厚度为1.0~20.011111。
[0026]所述η型GaN插入层40，厚度I?200nm。
[0027]所述η型GaN插入层40，生长温度比所述第一和第二 InGaN/GaN超晶格量子阱30、50低(ΜΟΟΓ ο
[0028]所述η型GaN插入层40，Si掺杂浓度Ie17cm^-le20 cm—3。
[0029]S3、在所述应力释放层上，生长多量子阱结构层60，参见图3。
[0030]所述多量子阱结构层60由周期层叠的第三InGaN势阱层和第三GaN势皇层组成。
[0031]在一些优选的示例中，所述多量子阱结构层60由5?18组第三InGaN势阱层和第三GaN势垒层组成，所述第三InGaN势阱层厚度为2.0nm?4.0nm，所述第三GaN势垒层厚度为3.0nm?15.0nm0
[0032]所述多量子阱结构层60的生长温度为700°0900°C。
[0033]S4、在多量子阱结构层60上，生长第二类型导电层结构(第二类型外延层70)，参见图4。
[0034]所述第二类型外延层70包含自下至上层叠的P型电子阻挡层和P型GaN层，所述P型电子阻挡层为P型AlGaN、p型InAlGaN或P型AlGaN/GaN超晶格结构，所述P型电子阻挡层厚度为30nm?80nm，其中，Mg惨杂浓度为5e18cm—3?3.5e19cm—3。
[0035]所述P型GaN层厚度为30nm?150nm，其中，Mg掺杂浓度为5e18cm—3?le2Qcm—3。
[0036]尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【主权项】
1.一种LED外延结构的制备方法，其特征在于，包含以下的工艺步骤: 51、提供一衬底，在所述衬底上生长第一类型外延层； 52、在所述第一类型外延层上生长应力释放层;所述应力释放层包含第一InGaN/GaN超晶格量子阱、η型GaN插入层、第二InGaN/GaN超晶格量子阱；其中，所述第一InGaN/GaN超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势皇层超晶格结构，所述第二InGaN/GaN超晶格量子阱为周期层叠的第二InGaN势阱层和第二GaN势皇层超晶格结构； 53、在所述应力释放层上生长多量子阱结构层;所述多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势皇层； 54、在多量子阱结构层上生长第二类型外延层。2.如权利要求1所述LED外延结构的制备方法，其特征在于，包含A1-A4中的任意一项或其组合: Al、所述第一 InGaN/GaN超晶格量子阱和第二 InGaN/GaN超晶格量子阱的生长温度在750°0900°C 之间； A2、所述第一InGaN/GaN超晶格量子阱中第一InGaN势阱层的厚度为1.0?10.0nm，第一GaN势皇层的厚度为1.0?20.0nm;所述第二 InGaN/GaN超晶格量子阱中第二 InGaN势阱层的厚度为1.0-10.0nm，第二GaN势皇层的厚度为1.0-20.0nm； A3、所述第一 InGaN/GaN超晶格量子阱和第二 InGaN/GaN超晶格量子阱中，In的组分为I?10%之间； A4、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，层叠的周期在I?5之间。3.如权利要求1或2所述LED外延结构的制备方法，其特征在于，包含B1-B4中的任意一项或其组合: B1、所述η型GaN插入层的生长温度比所述第一 InGaN/GaN超晶格量子阱和第二 InGaN/GaN超晶格量子阱的生长温度低O?100°C ; B2、所述η型GaN插入层的厚度I?200nm; B3、所述η型GaN插入层的Si掺杂浓度，高于所述第一 InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中的Si掺杂浓度； B4、所述η型GaN插入层的Si掺杂浓度Ie17 cm—3?le2() cm—3。4.如权利要求3所述LED外延结构的制备方法，其特征在于，包含C1-C3中的任意一项或其组合: Cl、所述多量子阱结构层的生长温度为700°0900°C; C2、所述多量子阱结构层中包含5?18组第三InGaN势阱层和第三GaN势皇层； C3、所述多量子阱结构层中包含5?18组第三InGaN势阱层和第三GaN势皇层，且所述第三InGaN势讲层厚度为2.0nm?4.0nm，第三GaN势皇层厚度为3.0nm?15.0nm。5.如权利要求3所述LED外延结构的制备方法，其特征在于，包含D1-D3中的任意一项或其组合，和/或包含E1-E3中的任意一项或其组合: D1、所述第一类型外延层的厚度为1.5μπτ4.5μηι; D2、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和η型GaN层，所述未掺杂GaN层和η型GaN层的生长温度为800°01200°C ; D3、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和Si掺杂浓度为le18cm—3?3e19cm—3 的η型GaN 层； Ε1、所述第二类型外延层包含自下至上层叠的P型电子阻挡层和P型GaN层，所述P型电子阻挡层厚度为30nm?80nm，所述P型GaN层厚度为30nm?150nm; E2、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层的Mg掺杂浓度为5e18cm—3?3.5e19cm—3，p型GaN层的Mg掺杂浓度为5e18cm—3?le2Qcm-3.， E3、所述第二类型外延层包含自下至上层叠的P型电子阻挡层和P型GaN层，所述P型电子阻挡层为P型AlGaN、或P型InAlGaN、或P型AlGaN/GaN超晶格结构。6.如权利要求3所述LED外延结构的制备方法，其特征在于， 所述衬底的材料是蓝宝石、或GaN、或硅、或碳化硅的单晶； 所述衬底与所述第一类型外延层之间生长有缓冲层或者没有生长缓冲层，所述缓冲层的材料是GaN、或AlN、或InAIGaN、或AlGaN。7.—种LED外延结构，其特征在于，自下至上包含:衬底、第一类型外延层、应力释放层、多量子阱结构层、第二类型外延层； 其中，所述应力释放层包含第一InGaN/GaN超晶格量子阱、η型GaN插入层、第二InGaN/GaN超晶格量子讲； 所述第一InGaN/GaN超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势皇层超晶格结构； 所述第二InGaN/GaN超晶格量子阱为周期层叠的第二InGaN势阱层和第二GaN势皇层超晶格结构； 所述多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势皇层。8.如权利要求7所述的LED外延结构，其特征在于，包含A2-A4中的任意一项或其组合: A2、所述第一InGaN/GaN超晶格量子阱中第一InGaN势阱层的厚度为1.0?10.0nm，第一GaN势皇层的厚度为1.0?20.0nm;所述第二 InGaN/GaN超晶格量子阱中第二 InGaN势阱层的厚度为1.0-10.0nm，第二GaN势皇层的厚度为1.0-20.0nm； A3、所述第一 InGaN/GaN超晶格量子阱和第二 InGaN/GaN超晶格量子阱中，In的组分为I?10%之间； A4、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，层叠的周期在I?5之间。9.如权利要求7或8所述的LED外延结构，其特征在于，包含B2-B4中的任意一项或其组合，和/或包含C2-C3中的任意一项或其组合: B2、所述η型GaN插入层的厚度I?200nm; B3、所述η型GaN插入层的Si掺杂浓度，高于所述第一 InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中的Si掺杂浓度； B4、所述η型GaN插入层的Si掺杂浓度Ie17 cm—3?le2() cm—3; C2、所述多量子阱结构层中包含5?18组第三InGaN势阱层和第三GaN势皇层； C3、所述多量子阱结构层中包含5?18组第二 InGaN势阱层和第二 GaN势皇层，且所述第三InGaN势讲层厚度为2.0nm?4.0nm，所述第三GaN势皇层厚度为3.0nm?15.0nm。10.如权利要求9所述的LED外延结构，其特征在于，包含D1-D3中的任意一项或其组合，和/或包含E1-E3中的任意一项或其组合: D1、所述第一类型外延层的厚度为1.5μπτ4.5μηι; D2、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和η型GaN层； D3、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和Si掺杂浓度为le18cm—3?3e19cm—3 的η型GaN 层； Ε1、所述第二类型外延层包含自下至上层叠的P型电子阻挡层和P型GaN层，所述P型电子阻挡层厚度为30nm?80nm，所述P型GaN层厚度为30nm?150nm; E2、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层的Mg掺杂浓度为5e18cm—3?3.5e19cm—3，p型GaN层的Mg掺杂浓度为5e18cm—3?le2Qcm-3.， E3、所述第二类型外延层包含自下至上层叠的P型电子阻挡层和P型GaN层，所述P型电子阻挡层为P型AlGaN、或P型InAlGaN、或P型AlGaN/GaN超晶格结构。
【文档编号】H01L33/32GK105932124SQ201610560463
【公开日】2016年9月7日
【申请日】2016年7月15日
【发明人】琚晶, 马后永, 展望, 游正璋
【申请人】映瑞光电科技(上海)有限公司