具有附加氧化物层的栅极结构及其制造方法

具有附加氧化物层的栅极结构及其制造方法
【专利摘要】本发明提供了一种半导体结构及其形成方法。半导体结构包括：衬底和形成在衬底上方的栅极结构。栅极结构包括：形成在衬底上方的栅极介电层和形成在栅极介电层上方的覆盖层。该栅极结构还包括形成在覆盖层上方的覆盖氧化物层和形成在覆盖氧化物层上方的功函金属层。该栅极结构还包括形成在功函金属层上方的栅电极层。
【专利说明】
具有附加氧化物层的栅极结构及其制造方法
技术领域
[0001] 本发明总体涉及半导体领域，更具体地，涉及栅极结构及其制造方法。
【背景技术】
[0002] 半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机、以及其他电 子设备。半导体器件通常通过以下步骤制造：在半导体衬底上方依次沉积绝缘或介电材料 层、导电材料层和半导体材料层，并且使用光刻来图案化各个材料层以在其上形成电路组 件和元件。
[0003] 然而，虽然现有的半导体制造工艺通常足以实现它们的预期目的，但是随着器件 不断按比例缩小，它们不能在所有方面都完全令人满意。

【发明内容】

[0004] 根据本发明的一个方面，提供了一种半导体结构，包括：衬底；以及栅极结构，形 成在所述衬底上方，其中，所述栅极结构包括：栅极介电层，形成在所述衬底上方；覆盖层， 形成在所述栅极介电层上方；覆盖氧化物层，形成在所述覆盖层上方；功函金属层，形成在 所述覆盖氧化物层上方；和栅电极层，形成在所述功函金属层上方。
[0005] 优选地，所述覆盖氧化物层是由由MNxOy制成，并且M为Ti、Ta或W，N为氮，0为 氧，X是在约4至约9的范围内，y是在约5至约9的范围内。
[0006] 优选地，所述覆盖层是由TiN制成，而所述覆盖氧化物层是由TiNxOy制成的，其中， X :y在约0. 4至约1. 8的范围内。
[0007] 优选地，所述覆盖层是由金属氮化物制成，所述覆盖氧化物层是由金属氮氧化物 制成，并且所述功函金属层是由金属氮化物制成。
[0008] 优选地，所述覆盖氧化物层的厚度在约：i A至约50 1的范围内。
[0009] 优选地，所述覆盖层的厚度在从约5A至约100 A的范围内。
[0010] 优选地，所述覆盖层的厚度和所述覆盖氧化物层的厚度的总和是在约6盖至约 ISd A的范围内。
[0011] 根据本发明的另一方面，提供了一种半导体结构，包括：衬底；第一栅极结构，形 成在所述衬底上方，其中，所述第一栅极结构包括：第一栅极介电层，形成在所述衬底上方； 第一覆盖层，形成在所述第一栅极介电层上方；第一覆盖氧化物层，形成在所述第一覆盖层 上方；第一功函金属层，形成在所述第一覆盖氧化物层上方；和第一栅电极层，形成在所述 第一功函金属层上方；以及第二栅极结构，形成在所述衬底上方，其中，所述第二栅极结构 包括：第二栅极介电层，形成在所述衬底上方；第二覆盖层，形成在所述第二栅极介电层上 方；第二覆盖氧化物层，形成在所述第二覆盖层上方；第二功函金属层，形成在所述第二覆 盖氧化物层上方；和第二栅电极层，形成在所述第二功函金属层上方；其中，所述第一覆盖 层和所述第二覆盖层是由相同的材料制成，而所述第一功函金属层和所述第二功函金属层 是由不同的材料制成。
[0012] 优选地，所述第一功函金属层是由N型金属制成，而所述第二功函金属层是由P型 金属制成。
[0013] 优选地，所述第一覆盖层和所述第二覆盖层是由金属氮化物制成，所述第一覆盖 氧化物层和所述第二覆盖氧化物层是由金属氮氧化物制成。
[0014] 优选地，所述第一覆盖层的厚度大于所述第一覆盖氧化物层的厚度。
[0015] 优选地，所述第一覆盖氧化物层的厚度在约〗Λ至约50 A的范围内。
[0016] 优选地，所述第一覆盖层的厚度和所述第一覆盖氧化物层的厚度的总和是在约 6 A至约150 A的范围内。
[0017] 根据本发明的又一方面，提供了一种用于制造半导体结构的方法，包括：在衬底上 方形成栅极介电层；在所述栅极介电层上方形成覆盖层；在所述覆盖层上方形成覆盖氧化 物层；在所述覆盖氧化物层上方形成功函金属层；以及在所述功函金属层上方形成栅电极 层，其中，所述栅电极层是由金属制成，而所述覆盖氧化物层被配置为防止所述栅电极层的 金属扩散至所述衬底内。
[0018] 优选地，通过氧化所述覆盖层来形成所述覆盖氧化物层。
[0019] 优选地，通过退火工艺来形成所述覆盖氧化物层。
[0020] 优选地，在约600°C至约1000°C的范围内的温度条件下氧化所述覆盖层以形成所 述覆盖氧化物层。
[0021] 优选地，在200°C至约500°C的范围内的温度条件下形成所述覆盖层。
[0022] 优选地，该方法还包括：在形成所述栅极介电层之前，在所述衬底上方形成界面 层。
[0023] 优选地，所述覆盖氧化物层的厚度在约I A至约5:0 A的范围内。
【附图说明】
[0024] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调 的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际 上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。
[0025] 图IA至图IG是根据一些实施例的形成半导体结构的各个阶段的截面图。
[0026] 图2A至图21是根据一些实施例的形成半导体结构的各个阶段的截面图。
[0027] 图3是根据一些实施例的半导体结构IOOc的截面图。
【具体实施方式】
[0028] 以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。 下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本 发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二 部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外 的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实 例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨 论的各个实施例和/或配置之间的关系。
[0029] 而且，为便于描述，在此可以使用诸如"在…之下"、"在…下方"、"下部"、"在…之 上"、"上部"等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个（或另一 些）元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操 作中的不同方位。装置可以以其他方式定向（旋转90度或在其他方位上），而在此使用的 空间相对描述符可以同样地作相应的解释。
[0030] 提供了半导体结构及其制造方法的实施例。根据一些实施例，该半导体结构包括 在衬底上方形成的栅极结构，并且栅极结构包括栅极介电层，在栅极介电层上方形成的覆 盖层和在覆盖层上方形成的覆盖氧化物层。覆盖氧化物层可以用作用于栅极介电层的氧 源，并且用作阻挡层以防止形成在它上方的金属穿透至所述衬底。
[0031] 图IA至图IG是根据一些实施例的形成半导体结构IOOa的各个阶段的截面图。如 图IA所不，根据在一些实施例，提供衬底102。衬底102可以是诸如娃晶圆的半导体晶圆。 可选地或附加地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体 材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。 化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或 铺化铟。该合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、 GaInP 和 / 或 GaInAsP。
[0032] 根据一些实施例，如图IA所示，在衬底102上方形成界面层104、伪栅极介电层 106、伪栅电极层108。在一些实施例中，界面层104是由SiO 2制成的。可以通过实施原子 层沉积（ALD)工艺、热氧化工艺、UV-臭氧氧化工艺或化学汽相沉积（CVD)工艺形成界面层 104〇
[0033] 根据一些实施例，伪栅极介电层106形成在界面层104上方并且是由诸如金属氧 化物的高k介电材料制成的。高k介电材料的实例包括但不限于氧化铪（HfO 2)、氧化铪硅 (HfSiO)、氧化铪钽（HfTaO)、氧化铪钛（HfTiO)、氧化铪锆（HfZrO)、氧化锆、氧化钛、氧化 铝、二氧化铪-氧化铝（HfO 2-Al2O3)合金或其他适用的介电材料。可以通过化学汽相沉积 (CVD)、物理汽相沉积（PVD)、原子层沉积（ALD)、旋涂或其他适用的工艺形成伪栅极介电层 106〇
[0034] 根据一些实施例，在形成伪栅极介电层106后，在伪栅极介电层106上方形成伪栅 电极层108。在一些实施例中，伪栅电极层108是由多晶硅制成的。接下来，如图IB所示， 根据一些实施例，图案化界面层104、伪栅极介电层106和伪栅电极层108以形成伪栅极结 构 IlOo
[0035] 之后，根据一些实施例，如图IC所示，在伪栅极结构110的侧壁上形成密封层112。 密封层112可以保护伪栅极结构110在随后的处理期间免受破坏或损耗并且也可以在随后 的处理期间防止氧化。在一些实施例中，密封层112由氮化硅、氧化硅、氮氧化硅、碳化硅或 其他适用的介电材料制成的。密封层112可以包括单层或多层。
[0036] 根据一些实施例，进一步在密封层112上形成间隔件114。在一些实施例中，间隔 件114是由氮化硅、氧化硅、碳化硅、氮氧化硅或其他适用的材料制成的。
[0037] 根据一些实施例，如图IC所示，在衬底102中且邻近伪栅极结构110处形成源极 /漏极结构116。在一些实施例中，通过使用注入工艺或外延（印i)工艺来形成源极/漏极 结构116。在一些实施例中，源极/漏极结构116包括Ge、SiGe、InAs、InGaAs、InSb、GaAs、 GaSb、InAlP、InP 等。
[0038] 根据一些实施例，如图ID所示，在衬底102中形成源极/漏极结构116之后，在衬 底102上方形成接触蚀刻停止层（CESL) 118，并且在接触蚀刻停止层118上方形成层间介电 层120。如图ID所示，根据一些实施例，在间隔件114的侧壁上和源极/漏极结构116的顶 面上形成接触蚀刻停止层118。在一些实施例中，接触蚀刻停止层118由氮化硅、氮氧化硅 和/或其他适用的材料制成的。可以通过化学汽相沉积（CVD)、物理汽相沉积（PVD)、原子 层沉积（ALD)、旋涂或其他适用的工艺来形成接触蚀刻停止层118。在一些实施例中，层间 介电层120是由氧化硅、氮化硅、磷硅酸盐玻璃（PSG)、硼磷硅酸盐玻璃（BPSG)和/或其他 适用的介电材料制成的。可以通过化学汽相沉积（CVD)、物理汽相沉积（PVD)、原子层沉积 (ALD)、旋涂或其他适用的工艺来形成层间介电层120。
[0039] 根据一些实施例，如图IE所示，在形成层间介电层120之后，去除伪栅极结构110 以在两个间隔件114之间形成沟槽122。之后，根据一些实施例，在沟槽122中形成金属栅 极结构124。
[0040] 更具体地说，根据一些实施例，金属栅极结构124包括界面层126、栅极介电层 128、覆盖层130、覆盖氧化物层132、功函金属层134和金属栅电极层136。如图IF所示，界 面层126形成在衬底102的通过沟槽122而暴露的顶面上方。界面层126形成在衬底102 和栅极介电层128之间，从而可以提高栅极介电层128的粘附力。在一些实施例中，界面层 126是由SiO 2制成的。在一些实施例中，界面层126的厚度在约5 A至约20 A的范围 内。在一些实施例中，通过实施原子层沉积（ALD)、热氧化工艺、UV-臭氧氧化工艺或化学汽 相沉积（CVD)工艺来形成界面层126。
[0041] 根据一些实施例，如图IF所示，在形成界面层126之后，在界面层126上方形成栅 极介电层128。在一些实施例中，栅极介电层128是由诸如金属氧化物的高k介电材料制 成的。在一些实施例中，栅极介电层128是由氧化铪（HfO 2)、氧化铪硅（HfSiO)、氧化铪钽 (HfTaO)、氧化铪钛（HfTiO)、氧化铪错（HfZrO)、氧化错、氧化钛、氧化铝、二氧化铪-氧化铝 (HfO 2-Al2O3)合金或其他适用的介电材料制成的。在一些实施例中，栅极介电层128的厚度 在约10 A至约30 A的范围内。可以通过化学汽相沉积（CVD)、物理汽相沉积（PVD)、原子 层沉积（ALD)、旋涂或其他适用的工艺形成栅极介电层128。
[0042] 根据一些实施例，如图IF所述，在形成栅极介电层128之后，在栅极介电层128上 方形成覆盖层130。覆盖层130被配置为防止在它上方形成的金属穿透进入位于衬底102 中且位于金属栅极结构124下方的沟道区内。在一些实施例中，覆盖层130的厚度Tl在从 约:5 A至约UK) A的范围内。如果覆盖层130不够厚，则形成在覆盖层130上方的金属仍 然可能穿透它并且进入到衬底102内。另一方面，如果覆盖层130太厚，则栅极介电层128 中大量的氧可能被覆盖层130吸引，从而导致栅极介电层128中的大量的氧空位。
[0043] 在一些实施例中，覆盖层130是由金属氮化物制成的。用于形成覆盖层130的材 料的实例可以包括但不限于TiN、TaN和WN。可以通过化学汽相沉积（CVD)、物理汽相沉积 (PVD)、原子层沉积（ALD)、旋涂或其他适用的工艺形成覆盖层130。在一些实施例中，通过 在约200°C至约500°C的范围内的温度条件下实施的热CVD工艺来形成覆盖层130。如果该 工艺的温度太高，则所产生的覆盖层130的电阻可能增大。
[0044] 根据一些实施例，如图IG所示，在形成覆盖层130之后，在覆盖层130上方形成覆 盖氧化物层132。在覆盖层130上方形成覆盖氧化物层132以进一步确保形成在其上方的 金属将不会穿透（例如，扩散）进入至衬底102内。也就是说，覆盖氧化物层132也被配置 为防止金属穿透或扩散至衬底102内。
[0045] 在一些实施例中，覆盖氧化物层132是由金属氮化物制成的。在一些实施例中，覆 盖氧化物层132是由MN xOy制成的，并且M为Ti、Ta或W，N是氮，0是氧，X是在约4至约9 的范围内，y是在约5至约9的范围内。在一些实施例中，X与y的比率在约0.4至约1.8 的范围内。如果X与y的比率太大，则可能没有足够的氧来防止形成在覆盖氧化物层132 上的金属的穿透。另一方面，如果X与y的比率太小，则可能含有过多的氧，从而导致界面 层的再生。在一些实施例中，覆盖层130是由TiN制成的，而覆盖氧化物层130是由TiN xOy 制成的。
[0046] 在一些实施例中，覆盖氧化物层132是由TiOy制成的。在一些实施例中，y在约5 至约9的范围内。
[0047] 在一些实施例中，覆盖氧化物层132是通过氧化覆盖层130而形成。在一些实施 例中，通过实施退火工艺来形成覆盖氧化物层132。在一些实施例中，通过在约600°C至约 1000°C的范围内的温度条件下氧化覆盖层130来形成覆盖氧化物层132。如前所述，覆盖 氧化物层132被配置为防止形成在它上方的金属扩散穿过。因此，如果用于形成覆盖氧化 物层132的温度不够高，则所产生的覆盖氧化物层132可能厚度不足而不能阻止金属扩散。 另一方面，如果用于形成覆盖氧化物层132的温度太高，则形成的覆盖氧化物层132可能太 厚，从而有损金属栅极结构124的性能。此外，由于高温，界面层126也可以变得更厚，并且 栅极介电层128可以结晶。
[0048] 在一些实施例中，覆盖氧化物层132的厚度T2在约I A至约50 A的范围内。由 于氧化物是一种相对坚硬的材料，所以覆盖氧化物层132不需要太厚以阻挡金属穿透它。 然而，如果覆盖氧化物层132太薄，它可能无法完全阻挡金属。另一方面，如果覆盖氧化物 层132太厚，形成的金属栅极结构124的电容可能会增大，因此金属栅极结构的性能可能受 到损害。
[0049] 在一些实施例中，覆盖层130的厚度T1大于覆盖氧化物层132的厚度T 2。在一 些实施例中，覆盖层130的厚度1\和覆盖氧化物层132的厚度T2的总和在从约6 A至约 ]:50人的范围内。如前面所述，由于覆盖层130和覆盖氧化物层132被配置为阻挡形成在 它们上方的金属穿过，所以覆盖层130和覆盖氧化物层132应当足够厚。然而，如果覆盖层 130和覆盖氧化物层132太厚，则形成的金属栅极结构124的性能可以受到损害。
[0050] 根据一些实施例，如图IG所示，在形成覆盖氧化物层132之后，在覆盖氧化物层 132上方形成功函金属层134,并且在功函金属层134上方形成金属栅电极层136。调整功 函金属层134以具有适当的功函。在一些实施例中，功函金属层134是由金属氮化物制成 的。例如，如果需要用于PMOS器件的p型功函金属（P-金属），则可以使用TiN、WN或W。 另一方面，如果需要用于NMOS器件的N型功函金属（N-金属），则可以使用TiAUTiAlN或 TaCN0
[0051] 在一些实施例中，金属栅电极层136是由诸如金属的导电材料制成的。用于形成 金属栅电极层136的导电材料的实例可以包括但不限于铝、铜、钨、钛、钽或其他适用的材 料。正如前面所述，在随后的工艺中，金属栅电极层136的金属可以向着形成在下方的各层 扩散。然而，由于覆盖层130和覆盖氧化物层132形成在金属栅电极层136下方，所以金属 栅电极层136中的金属可被它们阻挡而不会穿过栅极介电层128并且进入到衬底102内。
[0052] 图2A至21是根据一些实施例的形成半导体结构IOOb的各个阶段的截面图。虽 然形成半导体结构IOOb中的每个元件的顺序可以与前述在图IA至图IG中示出的半导体 结构100A的形成顺序不同，但是使用的材料和工艺可以相似或相同。因此，本文中不再重 复这些材料和工艺。
[0053] 如图2A所示，根据一些实施例，在衬底102上方形成界面层126,并且在界面层 126上方形成栅极介电层128。如前面所述，界面层126形成在衬底102和栅极介电层128 之间，因此可以增大栅极介电层128的粘附力。
[0054] 根据一些实施例，如图2B所示，在形成栅极介电层128后，在栅极介电层128上方 形成覆盖层130。如前面所述，覆盖层130被配置为防止形成在它上方的金属穿透至衬底 102内。在一些实施例中，覆盖层130的厚度1\是在约丨〇 A至约50 A的范围内。
[0055] 根据一些实施例，如图2C所示，在形成覆盖层130之后，在覆盖层130上方形成覆 盖氧化物层132。如前面所述，覆盖氧化物层132被配置为防止形成在它上方的金属穿透至 衬底102内。在一些实施例中，覆盖氧化物层132的厚度T 2是在约5 A至约氣的范围 内。
[0056] 如图2D所示，根据一些实施例，在形成覆盖氧化物层132之后，在覆盖氧化物层 132上方形成伪栅电极层108。之后，根据一些实施例，如图2Ε所示，图案化伪栅电极层108、 覆盖氧化物层132、覆盖层130、栅极介电层128和界面层126以形成伪栅极结构110'。
[0057] 根据一些实施例，如图2F所示，在形成伪栅极结构110'之后，在伪栅极结构110' 的侧壁上方形成密封层112,并且在密封层112上形成间隔件114。此外，在衬底102中邻 近于伪栅极结构110'处形成源极/漏极结构116。
[0058] 接下来，根据一些实施例，如图2G所示，在衬底102上方形成接触蚀刻停止层118， 并且在在接触蚀刻停止层118上方形成层间介电层120。之后，根据一些实施例，如图2Η所 示，去除伪栅电极层108以在两个间隔件114之间形成沟槽122'。
[0059] 根据一些实施例，如图21所示，在形成沟槽122'后，在沟槽122'中形成功函金属 层134,以及在功函金属层134上方形成金属栅电极层136。如图21所示，半导体结构IOOb 包括金属栅极结构124'，金属栅极结构124'进一步包括界面层126、栅极介电层128、覆盖 层130、覆盖氧化物层132、功函数金属层134和金属栅电极层136。此外，根据一些实施例， 在形成伪栅电极层108之前，在金属结构124'中形成界面层126、栅极介电层128、覆盖层 130、覆盖氧化物层132、功函数金属层134和金属栅电极层136。也就是说，如图IA至图IG 和图2Α至图21所示，可以在去除伪栅电极层108之后或之前形成栅极介电层128、覆盖层 130和覆盖氧化物层132,并且本发明的范围不旨在限制于此。
[0060] 图3是根据一些实施例的半导体结构IOOc的截面图。根据一些实施例，半导体结 构IOOc包括在衬底102上方形成的第一金属栅极结构124a和第二金属栅极结构124b，并 且第一金属栅极结构124a和第二金属栅极结构124b通过隔离结构301分隔。
[0061] 根据一些实施例，如图3所示，第一金属栅极结构124a包括第一界面层126a、第一 栅极介电层128a、第一覆盖层130a、第一覆盖氧化物层132a、第一功函金属层134a以及第 一金属栅电极层136a。第一界面层126a形成在衬底102的顶面上并且可以由前述用于形 成界面层126的材料和工艺形成。第一栅极介电层128a形成在第一界面层126a上并且可 以通过前述用于形成栅极介电层128的材料和工艺形成。
[0062] 第一覆盖层130a形成在第一栅极介电层128a上并且可以通过前述用于形成覆盖 层130的材料和工艺形成。第一覆盖氧化物层132a形成在第一覆盖层130a上并且可以通 过前述用于形成覆盖氧化物层132的材料和工艺形成。第一功函金属层134a形成在第一覆 盖氧化物层132a上方并且可以通过前述用于形成功函金属层134的材料和工艺形成。第 一金属栅电极层136a形成在第一功函金属层134a上方并且可以通过前述用于形成金属栅 电极层136的材料和工艺形成。
[0063] 此外，根据一些实施例，第二金属栅极结构124b包括第二界面层126b、第二栅极 介电层128b、第二覆盖层130b、第二覆盖氧化物层132b、第二功函金属层134b以及第二金 属栅电极层136b。第二界面层126b形成在衬底102的顶面上并且可以由前述用于形成界 面层126的材料和工艺形成。第二栅极介电层128b形成在第二界面层126b上并且可以通 过前述用于形成栅极介电层128的材料和工艺形成。
[0064] 第二覆盖层130b形成在第二栅极介电层128b上并且可以通过前述用于形成覆盖 层130的材料和工艺形成。第二覆盖氧化物层132b形成在第二覆盖层130b上并且可以通 过前述用于形成覆盖氧化物层132的材料和工艺形成。第二功函金属层134b形成在第二覆 盖氧化物层132b上方并且可以通过前述用于形成功函金属层134的材料和工艺形成。第 二金属栅电极层136b形成在第二功函金属层134b上方并且可以通过前述用于形成金属栅 电极层136的材料和工艺形成。
[0065] 此外，根据一些实施例，密封层112形成在第一金属栅极结构124a和第二金属栅 极结构124b的侧壁上，并且间隔件114形成在密封层112上方。此外，在衬底102中邻近 于第一金属栅极结构124a处和第二金属栅极结构124b处形成源极/漏极结构116。接触 蚀刻停止层118形成在间隔件114的侧壁上方以及形成在衬底102上方的源极/漏极结构 116的上方，并且层间介电层120形成在接触蚀刻停止层118上方。
[0066] 在一些实施例中，第一金属栅极结构124a用于p型金属氧化物半导体（PMOS)晶 体管而第二金属栅极结构124b用于η型金属氧化物半导体晶体管（NMOS)。此外，第一功函 金属层134a和第二功函金属层134b可以用来控制晶体管的导电类型。因此，根据一些实 施例，第一功函金属层134a和第二功函金属层134b可以由不同的材料制成。例如，第一功 函金属层134a是由诸如TiN、WN或W的p型金属制成的，而第二功函金属层134b是由诸如 TiAl、TiAlN或TaCN的η型金属制成的。
[0067] 在一些实施例中，第一覆盖层130a和第二覆盖层130b是由相同的材料制成的，并 且第一覆盖氧化物层132a和第二覆盖氧化物层132b是由相同的材料制成的。如前所述， 第一覆盖层130a、第二覆盖层130b、第一覆盖氧化物层132a和第二覆盖氧化物层132b被 配置为防止在它们上方形成的金属（例如，第一金属电极层136a和第二金属栅电极层136b 中的金属）扩散到衬底102内。即，晶体管的导电类型不受用于形成第一覆盖层130a、第二 覆盖层130b、第一覆盖氧化物层132a和第二覆盖氧化物层132b的材料的控制。
[0068] 因此，即使第一金属栅极结构124a用于p型金属氧化物半导体（PMOS)晶体管并 且第二金属栅极结构124b用于η型金属氧化物半导体晶体管（NMOS)，用于形成第一覆盖 层130a和第二覆盖层130b的材料仍然可以相同。在一些实施例中，第一覆盖层130a和第 二覆盖层130b是由金属氮化物制成的，并且第一覆盖氧化物层132a和第二覆盖氧化物层 132b由金属氮氧化物制成的。
[0069] 在一些实施例中，第一覆盖层130a和第一功函数金属层134a是由相同的材料制 成的，而第二覆盖层130b和第二功函数金属层134b是由不同的材料制成的。在一些实施 例中，第一覆盖层130a和第二覆盖层130b分别厚于第一覆盖氧化物层132a和第二覆盖氧 化物层132b。在一些实施例中，第一覆盖氧化物层132a和第二覆盖氧化物层132b具有在 约5 A至约〗0 A的范围内的相等的厚度。在一些实施例中，第一覆盖层130a和第一覆盖 氧化物层132a的厚度的总和是等于第二覆盖层130b和第二覆盖层氧化物132b的厚度的 总和，并且在约5 A至约A的范围内。
[0070] 如图IA至图3所示并且如前所述，覆盖氧化物层132 (或覆盖氧化物层132a或 132b)形成在覆盖层130 (或覆盖层130a或130b)上方。覆盖氧化物层132被配置为用作 形成在下方的栅极介电质层128的氧源并且防止形成在其上方的金属扩散至衬底102内。
[0071] 更具体地，在随后的制造工艺期间，栅极介电层128倾向于失去它的氧原子，从而 导致在栅极介电层128中形成氧空位。栅极介电层128中的氧空位可以导致半导体结构的 高阈值电压，并且所产生的器件的一致性较差。然而，当在栅极介电层128上方的覆盖层 130上形成覆盖氧化物层132时，可以将覆盖氧化物层132看作向栅极介电层128提供氧的 氧源。因此，可以减少栅极介电层128中的氧空位并且提高所产生的器件（包括半导体结 构IOOaUOOb和100c)的一致性。
[0072] 此外，在金属栅极结构124 (或金属栅极结构124'、124a或124b)下方的衬底102 中形成沟道。在沟道上方形成的金属，诸如栅极电极层136中的金属倾向于穿过栅极结构 并且进入至沟道内。在这种情况下，发生衬底的尖峰现象（spiking)，并且可能降低沟道的 性能。然而，由于覆盖氧化物层132形成在覆盖层130上方，所以覆盖氧化物层132可以用 作阻挡层以阻挡它上方的金属。也就是说，覆盖氧化物层132可以防止形成在它上方的金 属扩散穿过它。由于在衬底102上方形成的金属不能穿透栅极介电层128而进入衬底102 内，所以可以提高半导体结构l〇〇a(或半导体结构IOObUOOc)的性能。
[0073] 此外，由于覆盖氧化物层132形成在覆盖层130上方并且比覆盖层130更坚硬，所 以覆盖层130的厚度不必太厚来阻挡金属。如果覆盖层130太厚，则其也倾向于吸收栅极 介电层128中的氧并且可以因此增大半导体结构的阈值电压。然而，在上面所描述的实施 例中，覆盖氧化物层132用于帮助覆盖层130来阻挡位于其上方的金属。因此，覆盖层130 可以相对较薄。也就是说，通过形成覆盖层130和覆盖氧化物层132,可以防止金属穿透而 不会导致阈值电压的增大。
[0074] 此外，覆盖氧化物层132是形成在覆盖层130上方，而不是直接形成在栅极介电层 128上方。如果诸如TiN xOy层的氧化物层直接形成在栅极介电层128上方，则可以增大半 导体结构的k值，并且可以降低半导体结构的性能。然而，在上述的实施例中，覆盖氧化物 层132是形成在覆盖层130上方。因此，栅极介电层128的k值将不受影响，并且将不损害 半导体结构IOOa的性能。
[0075] 提供了半导体结构及其制造方法的实施例。半导体结构包括栅极结构，并且栅极 结构包括栅极介电层、覆盖层、覆盖氧化物层、功函金属层和栅电极层。覆盖氧化物层是形 成在覆盖层上方以防止形成在其上方的金属（诸如栅电极层中的金属）穿透栅介电层并且 进入栅极结构下面的衬底内。此外，覆盖氧化物层也可以用作氧源以减少栅极介电层中的 氧空位。因此，可以提高半导体结构的性能。
[0076] 在一些实施例中，提供了一种半导体结构。半导体结构包括：衬底和形成在衬底上 方的栅极结构。栅极结构包括：形成在衬底上方的栅极介电层和形成在栅极介电层上方的 覆盖层。该栅极结构还包括形成在覆盖层上方的覆盖氧化物层和形成在覆盖氧化物层上方 的功函金属层。该栅极结构还包括形成在功函金属层上方的栅电极层。
[0077] 在一些实施例中，提供了一种半导体结构。半导体结构包括衬底和形成在衬底上 方的第一栅极结构。第一栅极结构包括：形成在衬底上方的第一栅极介电层和形成在第一 栅极介电层上方的第一覆盖层。该第一栅极结构还包括形成在第一覆盖层上方的第一覆盖 氧化物层和形成在第一覆盖氧化物层上方的第一功函金属层。该第一栅极结构还包括形成 在第一功函金属层上方的第一栅电极层。半导体结构还包括形成在衬底上方的第二栅极结 构。第二栅极结构包括：形成在衬底上方的第二栅极介电层和形成在第二栅极介电层上方 的第二覆盖层。该第二栅极结构还包括形成在第二覆盖层上方的第二覆盖氧化物层和形成 在第二覆盖氧化物层上方的第二功函金属层。该第二栅极结构还包括形成在第二功函金属 层上方的第二栅电极层。此外，第一覆盖层和第二覆盖层是由相同的材料制成的，并且第一 功函金属层和第二功函金属层是由不同的材料制成的。
[0078] 在一些实施例中，提供了一种用于制造半导体结构的方法。用于制造半导体结构 的方法包括在衬底上方形成栅极介电层和在栅极介电层上方形成覆盖层。用于制造半导体 结构的方法还包括在覆盖层上方形成覆盖氧化物层和在覆盖氧化物层上方形成功函金属 层。用于制造半导体结构的方法还包括在功函金属层上方形成栅电极层。此外，栅电极层 是由金属制成的，并且覆盖氧化物层被配置为防止栅电极层的金属扩散至衬底内。
[0079] 上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方 面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实 现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人 员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精 神和范围的情况下，在此他们可以做出多种变化、替换以及改变。
【主权项】
1. 一种半导体结构，包括： 衬底；以及 栅极结构，形成在所述衬底上方，其中，所述栅极结构包括： 栅极介电层，形成在所述衬底上方； 覆盖层，形成在所述栅极介电层上方； 覆盖氧化物层，形成在所述覆盖层上方； 功函金属层，形成在所述覆盖氧化物层上方；和 栅电极层，形成在所述功函金属层上方。2. 根据权利要求1所述的半导体结构，其中，所述覆盖氧化物层是由由MNxOy制成，并且 Μ为Ti、Ta或W，N为氮，0为氧，X是在约4至约9的范围内，y是在约5至约9的范围内。3. 根据权利要求1所述的半导体结构，其中，所述覆盖层是由TiN制成，而所述覆盖氧 化物层是由TiNxO y制成的，其中，X :y在约0. 4至约1. 8的范围内。4. 根据权利要求1所述的半导体结构，其中，所述覆盖层是由金属氮化物制成，所述覆 盖氧化物层是由金属氮氧化物制成，并且所述功函金属层是由金属氮化物制成。5. 根据权利要求1所述的半导体结构，其中，所述覆盖氧化物层的厚度在约1為至约 50 A的范围内。6. 根据权利要求1所述的半导体结构，其中，所述覆盖层的厚度在从约5 i至约 100農的范围内。7. -种半导体结构，包括： 衬底； 第一栅极结构，形成在所述衬底上方，其中，所述第一栅极结构包括： 第一栅极介电层，形成在所述衬底上方； 第一覆盖层，形成在所述第一栅极介电层上方； 第一覆盖氧化物层，形成在所述第一覆盖层上方； 第一功函金属层，形成在所述第一覆盖氧化物层上方；和 第一栅电极层，形成在所述第一功函金属层上方；以及 第二栅极结构，形成在所述衬底上方，其中，所述第二栅极结构包括： 第二栅极介电层，形成在所述衬底上方； 第二覆盖层，形成在所述第二栅极介电层上方； 第二覆盖氧化物层，形成在所述第二覆盖层上方； 第二功函金属层，形成在所述第二覆盖氧化物层上方；和 第二栅电极层，形成在所述第二功函金属层上方； 其中，所述第一覆盖层和所述第二覆盖层是由相同的材料制成，而所述第一功函金属 层和所述第二功函金属层是由不同的材料制成。8. 根据权利要求7所述的半导体结构，其中，所述第一功函金属层是由N型金属制成， 而所述第二功函金属层是由P型金属制成。9. 一种用于制造半导体结构的方法，包括： 在衬底上方形成栅极介电层； 在所述栅极介电层上方形成覆盖层； 在所述覆盖层上方形成覆盖氧化物层； 在所述覆盖氧化物层上方形成功函金属层；以及 在所述功函金属层上方形成栅电极层， 其中，所述栅电极层是由金属制成，而所述覆盖氧化物层被配置为防止所述栅电极层 的金属扩散至所述衬底内。10.根据权利要求9所述的用于制造半导体结构的方法，其中，通过氧化所述覆盖层来 形成所述覆盖氧化物层。
【文档编号】H01L21/28GK106057874SQ201510788201
【公开日】2016年10月26日
【申请日】2015年11月17日
【发明人】林智伟, 王智麟, 郭康民, 连承伟
【申请人】台湾积体电路制造股份有限公司