件的漏区，所述N型轻掺杂外延层2作为沟槽MOSFET器件的漂移区。需要说明的是，沟槽MOSFET器件还包括沟道区(一般位于相邻元胞区沟槽结构之间，并位于漂移区上部，为P型掺杂)、源区(一般位于沟道区两端并与元胞区沟槽结构接触，为N型重掺杂)、栅极金属线(作用是将各栅极连接起来)等部件(未图示)，其结构及分布为本领域技术人员所熟知，此处不再赘述。
[0058]具体的，所述终端区沟槽结构4包括形成于沟槽内表面的沟槽氧化层41及填充于沟槽内的多晶硅层42。所述沟槽氧化层42采用厚氧化层，可以提高终端区的耐压能力。本实施例中，所述沟槽氧化层42的厚度范围优选为2000?6000埃。所述元胞区沟槽结构3包括形成于沟槽内表面的栅氧化层31及填充于沟槽内的多晶硅层32。
[0059]特别的，本实用新型的沟槽MOSFET器件中，所述终端区沟槽结构4的深度大于所述元胞区沟槽结构3的深度。图1中示出了所述终端区沟槽结构4与所述元胞区沟槽结构3的深度差，本实施例中，所述终端区沟槽结构4的深度优选为比所述元胞区沟槽结构3的深度大0.2?2 μπι。由于器件工作时反型层形成于沟槽栅表面，较深的终端区沟槽结构4可以延长反型层的长度，使得终端区沟槽结构4周围的耗尽程度更高，从而有助于提升中压M0SFET( > 150V)终端区的耐压能力。本实用新型中，所述终端区沟槽结构4的深度范围是3?6 μ m。
[0060]在器件工作中，部分终端区沟槽结构4可以与器件源极短接，也可以悬空。
[0061]需要指出的是，对于靠近所述终端区II的若干元胞区沟槽结构，其承受高压击穿的风险要大于远离所述终端区II的若干元胞区沟槽结构，因此，在本实用新型的另一实施例中，靠近终端区的若干元胞区沟槽结构(例如I?3列)中，也可以有至少一个元胞区沟槽结构3的深度等于所述终端区沟槽结构4的深度，而其它大部分元胞区沟槽结构的深度均小于所述终端区沟槽结构的深度，此处不应过分限制本实用新型的保护范围。
[0062]实施例二
[0063]本实施例与实施例一采用基本相同的技术方案，不同之处在于，实施例一中，元胞区沟槽结构采用常规沟槽栅结构，而本实施例中，所述元胞区沟槽结构采用分裂栅结构。
[0064]请参阅图2，显示为本实施例中沟槽MOSFET器件的结构剖视图，包括N型重掺杂衬底I及形成于所述N型重掺杂衬底I上的N型轻掺杂外延层2 ;所述N型轻掺杂外延层2中形成有若干元胞区沟槽结构3及若干终端区沟槽结构4，其中:所述终端区沟槽结构4的深度大于所述元胞区沟槽结构3的深度。
[0065]如图2所示，所述元胞区沟槽结构3为分裂栅，包括屏蔽栅33及形成于所述屏蔽栅33上方的控制栅34，所述屏蔽栅33与所述控制栅34之间通过绝缘层35隔离。另外，所述绝缘层35的一部分作为所述屏蔽栅33的沟槽氧化层(未标号)，一部分作为所述控制栅34的栅氧化层。
[0066]本实例中，沟槽MOSFET器件其余部分与实施例一基本相同，具体结构不再赘述。
[0067]由于而本实施例的沟槽MOSFET器件中，所述元胞区沟槽结构采用耐压能力更高的分裂栅结构，因此，沟槽MOSFET器件的整体耐压能力更高。
[0068]实施例三
[0069]本实用新型的沟槽MOSFET器件的一种制作方法如下，请参阅图3，显示为该方法的工艺流程图，至少包括以下步骤:
[0070]步骤S1:提供一 N型重掺杂衬底，在所述N型重掺杂衬底上形成N型轻掺杂外延层；
[0071]步骤S2:在所述N型轻掺杂外延层上形成一硬掩膜层，并在位于元胞区及终端区的硬掩膜层中分别形成若干暴露出所述N型轻掺杂外延层的开口 ；
[0072]步骤S3:在所述硬掩膜层表面形成覆盖所述元胞区的掩蔽层，然后对所述终端区进行刻蚀，将位于所述终端区并被所述开口暴露的所述N型轻掺杂外延层往下刻蚀预设深度；
[0073]步骤S4:去除所述掩蔽层，以所述硬掩膜层为掩膜板，对所述N型轻掺杂外延层进行刻蚀，形成若干元胞区沟槽及若干终端区沟槽；其中，所述终端区沟槽的深度大于所述元胞区沟槽的深度；
[0074]步骤S5:在所述元胞区沟槽及所述终端区沟槽中制作元胞区沟槽结构及终端区沟槽结构。
[0075]首先请参阅图4，执行步骤S1:提供一 N型重掺杂衬底I，在所述N型重掺杂衬底I上形成N型轻掺杂外延层2。其中，所述N型重掺杂衬底I作为沟槽MOSFET器件的漏区，所述N型轻掺杂外延层2作为沟槽MOSFET器件的漂移区。外延工艺为本领域的公知常识，具体工艺步骤此处不再赘述。
[0076]然后请参阅图5，执行步骤S2:在所述N型轻掺杂外延层2上形成一硬掩膜层5，并在位于元胞区I及终端区II的硬掩膜层5中分别形成若干暴露出所述N型轻掺杂外延层2的开口 6。所述硬掩膜层5包括但不限于氧化硅，可通过光刻、显影等常规半导体工艺在所述硬掩膜层5中形成所述开口 6。本实施例中，所述预设深度优选为0.2?2 μπι。
[0077]接着请参阅图6，执行步骤S3:在所述硬掩膜层5表面形成覆盖所述元胞区I的掩蔽层7，然后对所述终端区II进行刻蚀，将位于所述终端区II并被所述开口 6暴露的所述N型轻掺杂外延层2往下刻蚀预设深度。所述掩蔽层7包括但不限于光刻胶，本实施例中，优选采用光刻胶作为掩蔽层，可直接通过光刻、显影得到所述掩蔽层7。
[0078]再请参阅图7，执行步骤S4:去除所述掩蔽层7，以所述硬掩膜层5为掩膜板，对所述N型轻掺杂外延层2进行刻蚀，形成若干元胞区沟槽8及若干终端区沟槽9 ;其中，所述终端区沟槽9的深度大于所述元胞区沟槽8的深度。
[0079]具体的，采用等离子体刻蚀形成所述元胞区沟槽8及所述终端区沟槽9，由于所述掩蔽层7中位于终端区II的开口内的N型轻掺杂外延层2已预先被刻蚀预设深度，在同等刻蚀条件下，最终得到的终端区沟槽9的深度必然大于元胞区沟槽8的深度。所述终端区沟槽9与所述元胞区沟槽8的深度差可通过调整所述步骤S2中刻蚀的预设深度来进行调整。
[0080]最后请参阅图1或图2，执行步骤S5:在所述元胞区沟槽8及所述终端区沟槽9中制作元胞区沟槽结构3及终端区沟槽结构4。
[0081]具体的，在所述终端区沟槽9内依次沉积沟槽氧化层41及多晶硅层42，得到所述终端区沟槽结构4 ;所述沟槽氧化层41的厚度范围是2000?6000埃。所述沟槽氧化层42采用厚氧化层，可以提高终端区的耐压能力。
[0082]此外，图1中显示的为所述元胞区沟槽结构3为普通沟槽栅的情形，包括形成于沟槽内表面的栅氧化层31及填充于沟槽内的多晶硅层32。当然，所述元胞区沟槽结构3也可以采用其它形式，如为分裂栅，如图2所示，所述元胞区沟槽结构3包括屏蔽栅33及形成于所述屏蔽栅33上方的控制栅34，所述屏蔽栅33与所述控制栅34之间通过绝缘层35隔离。普通沟槽栅及分裂栅的制作方法为本领域技术人员所熟知，此处不再赘述。
[0083]形成所述元胞区沟槽结构3及终端区沟槽结构4之后，采用常规工艺继续制作沟槽MOSFET器件的沟道区、源区、栅极金属线、源极金属线等，得到最终的沟槽MOSFET器件。当然，上述步骤的顺序可根据实际需要进行灵活调整，此处不应过分限制本实用新型的保护范围。
[0084]本实施例中，制作本实用新型的沟槽MOSFET器件的方法与CMOS工艺兼容，工艺步骤简单易行，可以制作出性能优异的耐高压沟槽MOSFET器件。
[0085]实施例四
[0086]本实用新型的沟槽MOSFET器件的另一种制作方法如下，请参阅图8，显示为本实施例中该方法的工艺流程图，至少包括以下步骤:
[0087]步骤S1:提供一 N型重掺杂衬底，在所述N型重掺杂衬底上形成N型轻掺杂外延层；
[0088]步骤S2:在所述N型轻掺杂外延层上形成一硬掩膜层，并在位于元胞区及终端区的硬掩膜层中分别形成若干开口 ；所述开口未贯穿所述硬掩膜层，所述开口底部残留有预设厚度的硬掩膜层；
[0089]步骤S3:在所述硬掩膜层表面形成覆盖所述元胞区的掩蔽层，然后对所述终端区进行刻蚀，将位于所述终端区的所述开口底部残留的硬掩膜层去除，暴露出所述N型轻掺杂外延层；
[009