一种csp封装芯片结构的制作方法
【专利摘要】本实用新型公开一种CSP封装芯片结构，包括外延层、导电层、P电极、N电极和基板；外延层由依次形成的N?GaN、有源发光层及P?GaN构成；导电层形成在P?GaN上，导电层上形成P电极；有源发光层及P?GaN的外侧壁上形成第一斜坡，第一斜坡上形成绝缘层，绝缘层部分延伸至导电层表面；N?GaN的外侧壁形成第二斜坡，N电极形成在第二斜坡上并借助绝缘层与有源发光层、P?GaN及导电层绝缘；P电极及N电极分别与基板键合。本实用新型可以进一步减少发光面积损失，进一步提高发光效率，从而在同等芯片面积下增加芯片发光层面积。
【专利说明】
一种CSP封装芯片结构
技术领域
[0001 ]本实用新型涉及LED技术领域，尤其是指一种CSP封装芯片结构。
【背景技术】
[0002]现有技术中，GaN基发光二极管结构分为正装结构、垂直结构以及正装结构。其中，正装结构芯片通过干法蚀刻的方式裸露N型氮化镓层，然后在P型氮化镓上形成透明导电层，最后使用镍金等金属制作P/N电极，形成电流通路发光；垂直结构芯片通过使用导电沉底或者衬底转移等方式形成导电的沉底层，使P/N电极分别位于芯片上下两个面;倒装结构芯片制作流程与正装类似，只是透明导电层由反射金属层或者透明导电层加反射层形成，光由芯片的蓝宝石衬底面出射。
[0003]随着LED芯片功率的上升，对于芯片的散热需求越来越高，倒装结构逐渐成为功率型芯片的主流结构。芯片结构中影响芯片发光效率的主因是芯片发光层的面积在整个芯片面积上的占比。倒装芯片结构都需要使用干法蚀刻的方式蚀刻裸露出N型氮化镓，不可避免的造成芯片发光面积损失。现有技术中公开利用N型氮化镓侧壁制作N电极接触金属，但都未提出明确可控面积的侧壁绝缘层制作方法。
[0004]公开号为CN10426947IA公开一种全角度侧壁反射电极的LED芯片及其制作方法。其全角度侧壁反射电极的LED芯片的P-GaN和量子阱层的侧壁设有斜坡，在斜坡上形成钝化层，接着在斜坡上形成N电极，N电极同时和N-GaN平面接触。其N电极焊盘直接形成于P-GaN和钝化层之上，虽然可以部分减小发光面积的损失，然而，N电极同时与N-GaN平面接触，依然损失部分发光面积，发光效率有待进一步提高。
【实用新型内容】
[0005]本实用新型的目的在于提供一种CSP封装芯片结构，以进一步减少发光面积损失，进一步提高发光效率，从而在同等芯片面积下增加芯片发光层面积。
[0006]为达成上述目的，本实用新型的解决方案为:
[0007]—种CSP封装芯片结构，包括外延层、导电层、P电极、N电极和基板；外延层由依次形成的N-GaN、有源发光层及P-GaN构成；导电层形成在P-GaN上，导电层上形成P电极;有源发光层及P-GaN的外侧壁上形成第一斜坡，第一斜坡上形成绝缘层，绝缘层部分延伸至导电层表面;N-GaN的外侧壁形成第二斜坡，N电极形成在第二斜坡上并借助绝缘层与有源发光层、P-GaN及导电层绝缘;P电极及N电极分别与基板键合。
[0008]进一步，在N-GaN上形成荧光粉层。
[0009]进一步，所述导电层为金属反射层。
[0010]进一步，所述金属反射层上形成金属基膜层，P电极形成在金属基膜层上。
[0011]进一步，所述金属基薄膜层为银、铝或金，设置为单层或多层结构。
[0012]进一步，所述金属反射层为银、钛、铝、铬、铟、锡、金及其合金，设置为单层或多层结构。
[0013]进一步，所述导电层为透明导电层。
[0014]一种CSP封装芯片结构制作方法，包括以下步骤:
[0015]—，提供衬底；
[00? 0] 二，在衬底上形成外延层，外延层依次由N-GaN、有源发光层及P-GaN构成；
[0017]三，蚀刻有源发光层和P-GaN的外侧壁形成第一斜坡；
[0018]四，在P-GaN上形成导电层；
[0019]五，在第一斜坡上形成绝缘层并部分延伸至导电层表面；
[0020]六，蚀刻N-GaN外侧壁形成第二斜坡，在第二斜坡上形成N电极，在导电层上形成P电极；
[0021]七，将N电极与P电极与基板键合；
[0022]八，激光剥离衬底；
[0023]九，切割成独立器件。
[0024]进一步，还包括激光剥离衬底后在N-GaN上喷涂荧光粉及保护胶层。
[0025]进一步，所述导电层为金属反射层。
[0026]进一步，在绝缘层延伸至导电层表面部分蚀刻图形，绝缘层蚀刻图形部分上形成金属基膜层，金属基膜层与金属反射层电连接;然后在金属基膜层上形成二次布线绝缘层并部分裸露金属基膜层，P电极形成在裸露的金属基膜层上。
[0027]进一步，所述导电层为透明导电层。
[0028]采用上述方案后，本实用新型N-GaN的外侧壁形成第二斜坡，N电极形成在第二斜坡上并借助绝缘层与有源发光层、P-GaN及导电层绝缘，使得N电极无需与N-GaN平面接触，而是形成在N-GaN外侧壁的斜坡上，进一步减少发光面积损失，提尚发光效率，从而在同等芯片面积下增加芯片发光层面积。
[0029]同时，本实用新型CSP封装芯片结构制作方法中，一次蚀刻在有源发光层和P-GaN的外侧壁形成第一斜坡，在第一斜坡上形成绝缘层，通过控制第一斜坡的倾斜角度，使得侧壁绝缘层的面积可以控制;二次蚀刻在N-GaN外侧壁形成第二斜坡，在第二斜坡上形成N电极，通过控制第二斜坡的倾斜角度，使得可以控制N-GaN第二斜坡的面积，实现芯片电压优化。
【附图说明】
[0030]图1是本实用新型实施例一的结构示意图；
[0031]图2a至图2g是本实用新型实施例一的制作工艺图；
[0032]图3是本实用新型实施例一的结构示意图；
[0033]图4a至图4k是本实用新型实施例一的制作工艺图。
[0034]标号说明
[0035]衬底I外延层2
[0036]N-GaN 21第二斜坡211
[0037]N欧姆接触金属212 荧光粉及保护胶层213
[0038]有源发光层22P-GaN 23
[0039]第一斜坡24导电层3
[0040]金属反射层31绝缘层4
[0041 ]N电极51P电极52
[0042]基板6金属基膜层7
[0043]二次布线绝缘层8。
【具体实施方式】
[0044]以下结合附图及具体实施例对本实用新型做详细描述。
[0045]参阅图1至图2g所示，本实用新型揭示的一种CSP封装芯片结构实施例一，包括外延层2、导电层3、绝缘层4、N电极51、P电极52和基板6。
[0046]如图1所示，外延层2由依次形成的N-GaN 21、有源发光层22及P-GaN 23构成。导电层3形成在P-GaN 23上，导电层3上形成P电极52;本实施例中，所述导电层3为金属反射层31，形成倒装芯片。所述金属反射层31为银、钛、铝、铬、铟、锡、金及其合金，设置为单层或多层结构。
[0047]有源发光层22及P-GaN23的外侧壁上形成第一斜坡24，第一斜坡24上形成绝缘层4，绝缘层4部分延伸至导电层3表面。N-GaN 21的外侧壁形成第二斜坡211，N电极51形成在第二斜坡211上并借助绝缘层4与有源发光层22、P-GaN 23及导电层3绝缘，N电极51借助N欧姆接触金属212与N-GaN 21连接。P电极52及N电极51分别与基板6键合。在N-GaN 21上喷涂荧光粉及保护胶层213。
[0048]—种CSP封装芯片结构制作方法，包括以下步骤:
[0049]一，提供衬底I，可以为蓝宝石衬底。
[0050]二，如图2a所示，在衬底I上形成外延层2，外延层2依次由N-GaN 21、有源发光层22及P-GaN 23构成。
[0051 ]三，如图2b所示，蚀刻有源发光层22和P-GaN 23的外侧壁形成第一斜坡24。
[0052]四，如图2c所示，在P-GaN23上形成导电层3，本实施例中，所述导电层3为金属反射层31。
[0053]五，如图2d所示，在第一斜坡24上形成绝缘层4并部分延伸至导电层3表面。
[0054]六，如图2e所示，蚀刻N-GaN21外侧壁形成第二斜坡211，并在第二斜坡211上形成N欧姆接触金属212，如图2f所示，在第二斜坡211上形成N电极51，N电极51借助N欧姆接触金属212与N-GaN 21连接，在导电层3上形成P电极52，如图2g所示。
[0055]七，如图1所示，将N电极51与P电极52与基板6键合。
[0056]八，激光剥离衬底I;本实施例中，还包括激光剥离衬底I后在N-GaN21上喷涂荧光粉及保护胶层213。
[0057]九，切割成独立器件，如图1所示。
[0058]如图3至图4k所示，本实用新型揭示的一种CSP封装芯片结构实施例二，包括外延层2、导电层3、绝缘层4、N电极51、P电极52和基板6。
[0059]外延层2由依次形成的N-GaN21、有源发光层22及P-GaN 23构成。导电层3形成在P-GaN 23上，本实施例中，所述导电层3为金属反射层31，形成倒装芯片。
[0060]有源发光层22及P-GaN23的外侧壁上形成第一斜坡24，第一斜坡24上形成绝缘层4，绝缘层4部分延伸至导电层3表面;在绝缘层4延伸至导电层3表面部分蚀刻图形，绝缘层4蚀刻图形部分上形成金属基膜层7，金属基膜层7与金属反射层31电连接;然后在金属基膜层7上形成二次布线绝缘层8并部分裸露金属基膜层7，P电极52形成在裸露的金属基膜层7上。金属基薄膜层7为银、铝或金，设置为单层或多层结构。
[0061]N-GaN21的外侧壁形成第二斜坡211，N电极51形成在第二斜坡211上并借助绝缘层
4和二次布线绝缘层8与有源发光层22、P-GaN 23及导电层3绝缘。P电极52及N电极51分别与基板6键合。同时在N-GaN 21上喷涂荧光粉及保护胶层213。
[0062]—种一种CSP封装芯片结构制作方法，包括以下步骤:
[0063]一，提供衬底I。
[0064]二，如图4a所示，在衬底I上形成外延层2，外延层2依次由N-GaN 21、有源发光层22及P-GaN 23构成。
[0065]三，如图4b所示，蚀刻有源发光层22和P-GaN23的外侧壁形成第一斜坡24。
[0066]四，如图4c所示，在P-GaN23上形成导电层3;本实施例中，所述导电层3为金属反射层31。
[0067]五，如图4d所示，在第一斜坡24上形成绝缘层4并部分延伸至导电层3表面;在绝缘层4延伸至导电层3表面部分蚀刻图形，绝缘层4蚀刻图形部分上形成金属基膜层7，如图4e所示，金属基膜层7与金属反射层31电连接;如图4f所示，然后在金属基膜层7上形成二次布线绝缘层8并部分裸露金属基膜层7，P电极52形成在裸露的金属基膜层7上。
[0068]六，如图4g所示，蚀刻N-GaN21外侧壁形成第二斜坡211，在第二斜坡211上形成N电极51，N电极51借助N欧姆接触金属212与N-GaN 21连接，在导电层3上形成P电极52。
[0069]七，如图4h所示，将N电极51与P电极52与基板6键合。
[0070]八，如图4i所示，激光剥离衬底I;本实施例中，还包括激光剥离衬底I后在N-GaN21上喷涂荧光粉及保护胶层213。
[0071 ] 九，切割成独立器件，如图4k及图3所示。
[0072]上述实施例一和实施例二的导电层3为金属反射层31，所述导电层3也可以为透明导电层，形成正装芯片。
[0073]以上所述仅为本实用新型的优选实施例，并非对本案设计的限制，凡依本案的设计关键所做的等同变化，均落入本案的保护范围。
【主权项】
1.一种CSP封装芯片结构，其特征在于:包括外延层、导电层、P电极、N电极和基板;外延层由依次形成的N-GaN、有源发光层及P-GaN构成；导电层形成在P-GaN上，导电层上形成P电极;有源发光层及P-GaN的外侧壁上形成第一斜坡，第一斜坡上形成绝缘层，绝缘层部分延伸至导电层表面;N-GaN的外侧壁形成第二斜坡，N电极形成在第二斜坡上并借助绝缘层与有源发光层、P-GaN及导电层绝缘;P电极及N电极分别与基板键合。2.如权利要求1所述的一种CSP封装芯片结构，其特征在于:在N-GaN上形成荧光粉层。3.如权利要求1所述的一种CSP封装芯片结构，其特征在于:所述导电层为金属反射层。4.如权利要求3所述的一种CSP封装芯片结构，其特征在于:所述金属反射层上形成金属基膜层，P电极形成在金属基膜层上。5.如权利要求1所述的一种CSP封装芯片结构，其特征在于:所述导电层为透明导电层。
【文档编号】H01L33/24GK205428988SQ201620205188
【公开日】2016年8月3日
【申请日】2016年3月17日
【发明人】邬新根, 李俊贤, 陈亮, 陈凯轩, 张永, 吴奇隆, 刘英策, 周弘毅, 魏振东
【申请人】厦门乾照光电股份有限公司