专利名称：半导体差分电路、使用该电路的装置及该电路的配置方法
技术领域：
本发明涉及一种用于便携式电话等的高频电路的半导体差分电路、使用该半导体差分电路的振荡装置、放大装置及切换装置、以及半导体差分电路的配置方法。
背景技术：
随着便携式电话的快速普及，已经变得越来越需要使其中的无线部分小型化。由于此原因，近年来的趋势为使无线部分成为IC(集成电路)。为了将无线部分作为IC来实现，需要将过去使用离散部分和模块制造的振荡器及低噪声放大器作为IC来实现。
图12是示出将过去的振荡装置作为IC来实现的电路的实例。在图12所示的电路中，线圈1002和线圈1003串联在一起，并且电源1001与线圈1002和线圈1003的连接点连接。线圈1002和线圈1003的串联电路具有开关元件1006和1007通过隔直流电容器1004和1005与其串联的电路、以及可变电容元件1008和1009通过并联的隔直流电容器1025和1026与其串联的电路。由MOSFET1010和1020形成的负电阻电路与如上所构成的谐振电路连接，从而使该电路作为整体被形成为差分振荡器。开关元件1006和1007与控制电压端子13连接，从而可以通过施加到该控制电压端子13的控制电压，对呼叫频率(calling frequency)的频带进行切换。
图13示出将过去的放大装置作为IC来实现的电路的实例。在图13所示的电路中，线圈1027和线圈1028进行串联，并且电源1029与线圈1027和线圈1028的连接点连接。线圈1027和线圈1028的串联电路具有与其连接的MOSFET1030和1031，以便形成差分放大器。
然而，在硅衬底(未示出)上形成图12所示的振荡器的情况下，在该振荡器和漏极1021一侧的衬底之间会形成寄生电容1023及寄生电阻1024。因此，如图14所示，对于高频信号成分，线圈1003等价于其与寄生电容1023和寄生电阻1024的串联电路的并联电路。由此，如果受到寄生电容1023和寄生电阻1024的影响，则如图15所示，谐振电路的特性变为如虚线所示的较钝的特性，而其本来应该为实线所示的特性。更具体地说，谐振电路的Q恶化，并且C/N也发生恶化。
在硅衬底上形成图13所示的放大电路的情况下，同样地会在该放大电路和MOSFET的漏极1021和1022一侧的衬底之间形成寄生电容1023及寄生电阻1024。因此，高频信号通过寄生电容1023漏泄到寄生电阻1024。并且由于寄生电阻的影响造成该高频信号的一部分丢失。因此，由于栅极的寄生元件的影响造成噪声特性的恶化，而由于漏极的寄生元件的影响会造成失真特性的恶化。
在硅衬底上形成开关元件的情况下，会如上所述的那样形成寄生电阻和寄生电容，从而在接通开关元件时会造成损失。当与诸如上述的振荡器结合使用时，在开关元件的接通状态，则谐振电路还会通过开关元件，受到寄生电阻和电容的影响，从而使Q值进一步变钝，并且使特性恶化。
为了解决以上的问题，已经提出了一些方案。例如，一个方案提出了一种在半导体器件和硅衬底之间形成氧化膜的结构(例如，参考PCT国际申请No.11-501466的日语翻译)。由此，通过在半导体器件和硅衬底之间形成氧化膜，降低寄生电容1023，从而改善振荡器和低噪声放大器的特性的恶化。然而，在实际中，必须改变制造工艺来实现这样的结构，从而导致了高成本的工艺。
另一解决方案提出了一种降低硅衬底的杂质浓度来增加寄生电阻的电阻值的结构(例如，参考日本专利待审公开No.8-316420)。PCT国际申请No.11-501466和日本专利待审公开No.8-316420被全文引用在此作为参考。图16示意地示出了在改变寄生电阻1024时，构成图12所示的振荡器的谐振电路的Q值。当图12所示的线圈1002和1003由图14所示的电路来替代时，可以从谐振电路的电导和电纳推导出这样的特性。对于图16所示的特性，在寄生电阻1024处于100到500欧姆的范围内时，Q值特别恶化。因此，为了改善谐振电路的Q值，应该对寄生电阻1024的电阻值进行增加或者减少，以使其离开所述的范围。因此，通过降低硅衬底的杂质浓度，可以增加寄生电阻1024的电阻值，从而改善振荡电路的特性。此外，在放大电路中，可以通过增加寄生电阻来抑制特性的恶化。然而，此方法也需要对制造工艺进行改变，从而导致高成本的工艺。
另一解决方案提出了一种将使硅衬底接地的接触点设置得尽可能靠近MOSFET。图17是示出这样的多接点(multi-finger)型MOSFET的结构。在图17所示的结构中，设置纵向形状的源电极1032，并且将纵向形状的栅电极1033设置得邻近于源电极1032，并且将纵向形状的漏电极1034设置得邻近于栅电极1033。并且将与硅衬底配线1036连接的接触器1035设置得靠近漏电极1034。硅衬底配线1036与接地电极连接。通过这样的结构，可以降低从漏电极1034到接地电极的寄生电阻1024的电阻值，从而依据上述的理由，可以改善振荡电路中的Q值特性。此外，在放大电路中，通过降低寄生电阻1024，可以抑制性能的恶化。
然而，对于图7所示的解决方案，需要设置大量的接触器1035，以便充分地降低每一个漏电极1034的寄生电阻1024。例如，如果在半导体衬底上实现图12所示的振荡电路的MOSFET1010和1020，则配置将如图18所示。因此，还需要用于安装接触器1035和硅衬底配线1036的区域，从而会使整个IC芯片大到足以成为增加成本的一个因素。
本发明的目的是提出一种能够使IC芯片小型化半导体差分电路、使用该半导体差分电路的振荡装置、使用该半导体差分电路的放大装置、以及使用该半导体差分电路的开关装置、以及半导体差分电路的配置方法。
发明内容
本发明的第一方面是一种半导体差分电路，包括半导体衬底，在所述的半导体衬底上形成的第一半导体器件，所述的第一半导体器件具有第一栅电极，用于使差分信号的其中之一输送到其上；以及第一漏电极，用于输出由所述的第一栅电极控制的差分信号的其中之一；在所述的半导体衬底上形成的第二半导体器件，所述的第二半导体器件具有第二栅电极，用于使所述差分信号中的另一个输送到其上；以及第二漏电极，用于输出由所述的第二栅电极控制的差分信号中的另一个，其中将所述的第一漏电极和所述的第二漏电极较接近地设置，从而使其在预定的频率上，等价于所述的第一漏电极通过第一预定电阻接地，并且所述的第二漏电极通过具有与所述的第一预定电阻相同的电阻值的电阻接地。
本发明的第二方面是在依据本发明的第一方面的半导体差分电路中，所述第一预定电阻的电阻值等于通过所述的半导体衬底在所述的第一漏电极和所述的第二漏电极之间形成的电阻值的一半，所述的电阻值由在所述的预定频率上所述第一漏电极和所述第二漏电极之间的空间确定。
本发明的第三方面是在依据本发明的第一方面的半导体差分电路中，所述的第一半导体器件和所述的第二半导体器件分别是多接点型FET，并且对所述的第一半导体器件和所述的第二半导体器件进行设置，从而使所述的第二漏电极的纵向沿着并且接近于所述第一漏电极的纵向。
本发明的第四方面是在依据本发明的第三方面的半导体差分电路中，对于所述的第一半导体器件将所述的第一栅电极沿着所述的第一漏电极的纵向与所述第一漏电极相邻地设置；以及所述的第一半导体器件具有第一源电极，将第一源电极沿着所述第一栅电极的纵向与所述的第一栅电极相邻地设置，以及对于所述的第二半导体器件将所述的第二栅电极沿着所述的第二漏电极的纵向与所述第二漏电极相邻地设置；以及所述的第二半导体器件具有第二源电极，将所述的第二源电极沿着所述的第二栅电极的纵向与所述第二栅电极相邻地设置，以及将包括所述的第一半导体器件和所述的第二半导体器件的电路设置为第一单元电路；将n个所述的第一单元电路彼此相邻地设置；将第i+1个第一单元电路与第i个(i处于1和n-1之间)第一单元电路相邻地设置；以及所述的n个第一漏电极相互连接，所述的n个第二漏电极相互连接，所述的n个第一栅电极相互连接，所述的n个第二栅电极相互连接，以及，所述的n个第一源电极和所述的n个第二源电极相互连接。
本发明的第五方面是在依据本发明的第三方面的半导体差分电路中，在所述的半导体衬底上形成第三源电极；将所述的第一栅电极沿着所述第三源电极的纵向与所述第三源电极相邻地设置；将所述的第一漏电极沿着所述的第一栅电极的纵向在与所述第三源电极的相反侧且接近于所述的第一栅电极而设置；将所述的第二漏电极沿着所述第一漏电极的纵向在与所述第一栅电极的相反侧且接近于所述第一漏电极而设置；将所述的第二栅电极沿着所述第二漏电极的纵向在与所述的第一漏电极的相反侧且接近于所述的第二漏电极而设置；将包括所述的第三源电极、所述的第一栅电极、所述的第一漏电极、所述的第二漏电极、以及所述的第二栅电极的电路设置为第二单元电路；将n个所述的第二单元电路彼此相邻地设置；所述的第i个(i处于1和n-1之间)第二单元电路的第二栅电极与第i+1个第二单元电路的所述第三源电极相邻地设置；以及所述的n个第一漏电极相互连接，所述的n个第二漏电极相互连接，所述的n个第一栅电极相互连接，所述的n个第二栅电极相互连接，以及，所述的n个第三源电极相互连接。
本发明的第六方面是在依据本发明的第一方面的半导体差分电路中，
设置所述第一栅电极围住所述的第一漏电极；设置所述第二栅电极围住所述的第二漏电极；以及源电极设置在所述的第一栅电极和所述的第二栅电极之间。
本发明的第七方面是在依据本发明的第六方面的半导体差分电路中，每一个半导体差分电路存在两个所述的第一漏电极、以及所述的第二漏电极；将源电极设置在一个第一漏电极和一个第二漏电极之间；将与所述的源电极连接的电极设置在另一个第一漏电极和另一个第二漏电极之间；将与所述的源电极连接的电极设置在一个第一漏电极和另一个第二漏电极之间；以及将与所述的源电极连接的电极设置在另一个第一漏电极和所述的一个第二漏电极之间。
本发明的第八方面是在依据本发明的第一或者第二方面的半导体差分电路中，将所述的第一栅电极与所述第一漏电极相邻地设置；将所述的第二栅电极与所述第二漏电极相邻地设置；设置源电极围住所述的第一漏电极、所述的第二漏电极、所述的第一栅电极、以及所述的第二栅电极，并且所述的源电极与所述的第一栅电极和所述的第二栅电极相邻。
本发明的第九方面是在依据本发明的第八方面的半导体差分电路中，每一个差分电路存在两个所述的第一漏电极和所述的第二漏电极，将一个第一漏电极和一个第二漏电极设置得较接近，将另一第一漏电极和另一第二漏电极设置得较接近，将所述的第一个第一漏电极和所述的另一第二漏电极设置得较接近，以及，将所述的另一第一漏电极和所述的一个第二漏电极设置得较接近。
本发明的第十方面是一种半导体差分电路，包括半导体衬底，在所述的半导体衬底上形成的第一半导体器件，所述的第一半导体器件具有第一集电极或者基极，用于使差分信号的其中之一输送到其上；以及在所述的半导体衬底上形成的第二半导体器件，所述的第二半导体器件具有第二集电极或者基极，用于使所述差分信号中的另一个输送到其上，其中所述的第一集电极或者基极和所述的第二集电极或者基极设置得较接近，从而使其在预定的频率上，等价于所述的第一集电极或者基极通过第二预定电阻接地，并且所述的第二集电极或者基极通过与所述的第二预定电阻具有相同的电阻值的电阻接地。
本发明的第十一方面是一种使用根据本发明的第一或者第十方面所述的半导体差分电路的振荡装置。
本发明的第十二方面是一种使用根据本发明的第一或者第十方面所述的半导体差分电路的开关装置。
本发明的第十三方面是一种使用根据本发明的第一或者第十方面所述的半导体差分电路的放大装置。
本发明的第十四方面是一种半导体差分电路的设置方法，包括步骤在半导体衬底上形成第一半导体器件，所述的第一半导体器件具有第一漏电极，用于使差分信号的其中之一输送到其上；以及第一栅电极，用于控制所述的一个信号；在所述的半导体衬底上形成第二半导体器件，所述的第二半导体器件具有第二漏电极，用于使所述差分信号中的另一个输送到其上，以及第二栅电极，用于使输送到其上的所述另一信号形成，其中将所述的第一漏电极和所述的第二漏电极设置得较接近，从而使其在预定的频率下，等价于所述的第一漏电极通过第一预定电阻接地，并且所述的第二漏电极通过与所述第一预定电阻具有相同的电阻值的电阻接地。
本发明的第十五方面是在依据本发明的第一方面的半导体差分电路中，所述的半导体差分电路还包括在所述的半导体衬底上形成的第三半导体器件，所述的第三半导体器件具有第二栅电极，用于使所述差分信号中的另一个输送到其上；以及第一漏电极，用于输出由所述的第二栅电极控制的差分信号的其中之一；以及在所述半导体衬底上形成的第四半导体器件，所述的第四半导体器件具有第一栅电极，用于使所述差分信号的其中之一输送到其上；以及第二漏电极，用于输出由所述的第一栅电极控制的差分信号中的另一个；以及输送到第一栅电极和所述的第二栅电极上的差分信号是差分本地振荡信号；所述的第一半导体器件具有第一源电极，用于使差分信号的其中之一与输送到其上的所述差分本地信号进行混频；所述的第二半导体器件与所述的第一半导体器件共用所述的第一源电极；所述的第三半导体器件与所述的第一半导体器件共用所述的第一漏电极，并且所述的第三半导体器件具有第二源电极，用于使差分信号中的另一个与输送到其上的所述的差分本地振荡信号进行混频。
所述的第四半导体器件与所述的第三半导体器件共用所述的第二源电极，并且与所述的第二半导体器件共用所述的第二漏电极；由所述的第二栅电极控制的所述差分信号是使所述的差分本地振荡信号与所述的要被混频的所述差分信号进行混频的差分信号；以及将所述的第一漏电极和所述的第二漏电极设置得较接近，从而使其在所述的混频差分信号的频率上，等价于所述的第一漏电极通过第一预定电阻接地，并且所述的第二漏电极通过与所述的第一预定电阻具有相同的电阻值的电阻接地。
本发明的第十六方面是在依据本发明的第十五方面的半导体差分电路中，将所述的第一栅电极和所述的第二栅电极设置得较接近，从而使其在所述的差分本地振荡信号的频率上，等价于所述的第一栅电极通过第三预定电阻接地，并且所述的第二栅电极通过与所述的第三预定电阻具有相同的电阻值的电阻接地；以及将所述的第一源电极和所述的第二源电极设置的较接近，从而使其在所述的要与所述的差分本地振荡信号进行混频的差分信号的频率上，等价于所述的第一源电极通过第四预定电阻接地，并且所述的第二源电极通过与所述的第四预定电阻具有相同的电阻值的电阻接地。
本发明的第十七方面是在依据本发明的第十五方面的半导体差分电路中，所述的第一预定电阻的电阻值在所述的混频差分信号的频率上等于通过所述的半导体衬底在所述的第一漏电极和所述的第二漏电极之间形成的电阻值的一半，所述的电阻值由所述的第一漏电极和所述的第二漏电极之间的空间确定。
本发明的第十八方面是在依据本发明的第十六方面的半导体差分电路中，所述的第三预定电阻的电阻值在所述差分本地振荡信号的频率上等于通过所述的半导体衬底在所述的第一栅电极和所述的第二栅电极之间形成的电阻值的一半，所述的电阻值由所述第一栅电极和所述第二栅电极之间的空间确定。
本发明的第十九方面是在依据本发明的第十六方面的半导体差分电路中，所述的第四预定电阻的电阻值在要被混频的差分信号的频率上等于通过所述的半导体衬底在所述的第一源电极和所述的第二源电极之间形成的电阻值的一半，所述的电阻值由所述第一源电极和所述第二源电极之间的空间确定。
本发明的第二十方面是在依据本发明的第十五方面的半导体差分电路中，所述的第一半导体器件、所述的第二半导体器件、所述的第三半导体器件、以及所述的第四半导体器件分别是多接点型FET，并且对这些半导体器件进行设置，从而使所述的第二漏电极的纵向沿着并且接近于所述第一漏电极的纵向。
本发明的第二十一方面是在依据本发明的第十六方面的半导体差分电路中，所述的第一半导体器件、所述的第二半导体器件、所述的第三半导体器件、以及所述的第四半导体器件分别是多接点型FET，并且对这些半导体器件进行设置，从而使所述第二栅电极的纵向沿着并且接近于所述第一栅电极的纵向。
本发明的第二十二方面是在依据本发明的第十六方面的半导体差分电路中，所述的第一半导体器件、所述的第二半导体器件、所述的第三半导体器件、以及所述的第四半导体器件分别是多接点型FET，并且对这些半导体器件进行设置，从而使所述第二源电极的纵向沿着并且接近于所述第一源电极的纵向。
本发明的第二十三方面是在依据本发明的第二十到二十二方面中的任一个所述的半导体差分电路中，在所述的半导体衬底上形成第一源电极；将所述的第一栅电极沿着所述第一源电极的纵向与所述第一源电极相邻地设置；以及将所述的第一漏电极沿着所述第一栅电极的纵向在与所述的第一源电极的相反侧且与所述的第一栅电极相邻地设置；将所述的第二栅电极沿着所述第一漏电极的纵向在与所述的第一栅电极的相反侧且与所述的第一漏电极相邻地设置；将所述的第二源电极沿着所述第二栅电极的纵向在与所述的第一漏电极的相反侧且与所述的第二栅电极相邻地设置；将所述的第一栅电极沿着所述第二源电极的纵向在与所述的第二栅电极的相反侧且与所述的第二源电极相邻地设置；将所述的第二漏电极沿着所述第一栅电极的纵向在与所述的第二源电极的相反侧且与所述的第一栅电极相邻地设置；将所述的第二栅电极沿着所述第二漏电极的纵向在与所述的第一栅电极的相反侧且与所述的第二漏电极相邻地设置；以及将具有所述的第一源电极、所述的第二源电极、所述的第一栅电极、所述的第二栅电极、所述的第一漏电极和所述的第二漏电极的电路设置为第三单元电路；将n个所述的第三单元电路彼此相邻地设置；将第i个(i处于1和n-1之间)第三单元电路的所述第二栅电极与所述的第n+1第三单元电路的所述第一源电极相邻地设置；以及所述的n个第一漏电极相互连接，所述的n个第二漏电极相互连接，所述的n个第一栅电极相互连接，所述的n个第二栅电极相互连接，所述的n个第一源电极相互连接，以及，所述的n个第二源电极相互连接。
本发明的第二十四方面是一种使用根据本发明的第一、第十、以及第十五方面中的任一项所述的半导体差分电路的混频装置。
本发明的第二十五方面是一种使用根据本发明的第一方面所述的半导体差分电路且共用FET源极的电路装置。
依据本发明，可以提供一种能够使IC芯片小型化的半导体差分电路，使用该半导体差分电路的振荡装置、使用该半导体差分电路的放大装置、使用该半导体差分电路的开关装置、以及半导体差分电路的设置方法。
图1(a)是示出依据本发明的第一实施例的半导体差分电路的配置的平面图。
图1(b)是依据本发明的第一实施例的半导体差分电路的配置的横截面图。
图2(a)是依据本发明的第二实施例的半导体差分电路的配置的平面图。
图2(b)是依据本发明的第二实施例的半导体差分电路的配置的横截面图。
图3是依据本发明的第三实施例的半导体差分电路的配置的平面图。
图4是依据本发明的第三实施例的半导体差分电路的配置的平面图。
图5是依据本发明的第三实施例的半导体差分电路的配置的平面图。
图6(a)是示出依据本发明的第四实施例的半导体差分电路的配置的横截面图。
图6(b)是示出依据本发明的第四实施例的半导体差分电路的配置的横截面图。
图7是依据本发明的第四实施例的半导体差分电路的配置的平面图。
图8是依据本发明的第四实施例的半导体差分电路的配置的平面图。
图9是依据本发明的第一实施例的半导体差分电路的另一配置的平面图。
图10是示出使用本发明的半导体差分电路的振荡装置的电路配置的示意图。
图11是示出使用本发明的半导体差分电路的放大装置的电路配置的示意图。
图12是示出现有技术的振荡装置的电路配置的示意图。
图13是示出现有技术的放大装置的电路配置的示意图。
图14是示出考虑到现有技术的振荡装置或者放大装置中的寄生元件的影响的电路元件的等效电路。
图15是示出Q值的变化对用于本发明或者现有技术的振荡装置的谐振电路的谐振频率特性的影响的示意图。
图16是示出寄生电阻对用于本发明或者现有技术的振荡装置的谐振电路的Q值的影响的示意图。
图17是示出现有技术的多接点型FET的配置的平面图。
图18是示出在现有技术的多接点型FET具有差分配置时的布置的平面图。
图19是示出使用依据本发明的第五实施例的半导体差分电路的混频装置的配置的电路图。
图20(a)是示出依据本发明的第五实施例的半导体差分电路的配置的平面图。
图20(b)是示出依据本发明的第五实施例的半导体差分电路的配置的横截面图。
具体实施例方式
图1是依据本发明的第一实施例的多接点型半导体差分电路的平面图(图1(a))和横截面图(图1(b))。图1所示的半导体差分电路具有设置在半导体衬底1上纵向形状的第一漏电极D1；作为本发明的第一栅电极的一个实例的纵向形状的栅电极G1与漏电极D1相邻地设置在漏电极D1的两侧；并且作为本发明的第一源电极的实例的纵向形状的源电极S与每一个栅电极G1相邻地设置。更明确地说，具有源电极S、栅电极G1、漏电极D1、栅电极G1、以及源电极S的配置是示出本发明的第一半导体器件配置的实例。
纵向形状的第二漏电极D2设置在半导体衬底1上，作为本发明的第二栅电极的实例的纵向形状的栅电极G2与漏电极D2相邻地设置在漏电极D2的两侧，并且作为本发明的第二源电极的实例的纵向形状的源电极S与每一个栅电极G2相邻地设置。更具体地说，具有源电极S、栅电极G2、漏电极D2、栅电极G2和源电极S的配置是示出本发明的第二半导体器件的配置的实例。
此时，如果包括本发明第一半导体器件和第二半导体器件的上述电路是第一单元电路，图1所示的电路具有其中第一个第一单元电路和第二个第一单元电路相邻地设置的配置。在图1中，在第一半导体器件的右边缘的源电极S和第二半导体器件的左边缘的源电极S被共用。并且第一个第一单元电路的右边缘的源电极S和第二个第一单元电路的左边缘的源电极S被共用。
在这种情况下，漏电极D1和漏电极D2尽可能靠近设置。将差分信号的其中之一输入到漏电极D1，并且将差分信号中的另一个输入到漏电极D2。在第一单元电路中，漏电极D1相互连接，漏电极D2相互连接，栅电极G1相互连接，以及，栅电极G2相互连接。
下面将描述图1所示的如上所述构造的半导体差分电路的操作。将差分信号的其中之一输送到漏电极D1，并且将差分信号中的另一个输送到漏电极D2。然后，在离漏电极D1和D2的电长度相等的点(此后被称为电中点)，由于差分信号相互抵消，因而使其等价于被接地。为了通过参考诸如图1(b)对其进行描述，可以认为在高频区域漏电极D1和D2通过寄生电容2和寄生电阻3来连接。由于在半导体衬底1上按照相同的工艺来形成漏电极D1和D2，因此，可以认为寄生电容2是相等的。由此，通过半导体衬底1的漏电极D1和D2之间的寄生电阻3的中点、或者在半导体1内的漏电极D1和D2的电中点4等价于被接地(下文称之为虚拟接地)。这样，如果由半导体衬底1内的漏电极D1和D2之间的空间确定的电阻是R，则漏电极D1和D2分别等价于经由电阻R/2(对应于本发明的第一预定电阻值)接地。
因此，依据本实施例的半导体差分电路可以与地连接，而不需要接地侧连接的接触器1035，并且不再需要用于接触器1035和硅衬底配线1036的接地区域，从而可以使IC芯片小型化。此外，可以将寄生电阻3的值减小为一半，这样，还可以减小其中的电阻值。因此，可以增加谐振器的Q值，从而改善振荡装置和放大装置的性能恶化。
在图1所示的描述中，已经描述了第一半导体器件具有其中栅电极G1分别设置在漏电极D1的两侧的配置。然而，第一半导体器件可以具有将栅电极G1设置在漏电极D1的一侧的配置。在这种情况下，第一半导体器件具有与栅电极G1相邻的一个源电极。第二半导体器件也具有与第一半导体器件相同的配置。
依据以上的描述，在第一单元电路中，漏电极D1相互连接，漏电极D2相互连接，栅电极G1相互连接，并且栅电极G2相互连接。然而，还可以考虑其中漏电极D1不相互连接、漏电极D2不相互连接、栅电极G1不相互连接、并且栅电极G2不相互连接的配置。在这种情况下，可以具有其中第一个第一单元电路与第二个第一单元电路串联的配置。更具体地说，可以具有其中第一个第一单元电路的第一半导体器件的输出侧与第二个第一单元电路的第一半导体器件的输入侧连接，并且第一个第一单元电路的第二半导体器件的输出侧与第二个第一单元电路的第二半导体器件的输入侧连接的配置。
以上已经示出了具有两个第一单元电路进行连接的配置的情况。然而，还可以具有其中n个(n等于或者大于2)第一单元电路进行连接的配置。在这种情况下，应该具有其中第i+1个第一单元电路与第i个(i处于1和n-1之间)第一单元电路相邻地设置。
(第二实施例)图2是示出依据本发明的第二实施例的多接点型半导体差分电路的配置的平面图(图2(a))和横截面图(图2(b))。图2所示的半导体差分电路具有在半导体衬底1上形成的作为本发明的第三源电极的实例的源电极S；沿着源电极S的纵向与源电极S相邻地设置的、作为本发明的第一栅电极的实例的栅电极G1；沿着栅电极G1的纵向在与源电极S的相反侧且与栅电极G1相邻地设置的、作为本发明的第一漏电极的实例的漏电极D1；沿着漏电极D1的纵向在与栅电极G1的相反侧且与漏电极D1相邻地设置的、作为本发明的第二漏电极的实例的漏电极D2；以及，沿着漏电极D2的纵向在与漏电极D1的相反侧且与漏电极D2相邻地设置的、作为本发明的第二栅电极的实例的栅电极G2。
其中设置有源电极S、栅电极G1、漏电极D1、漏电极D2、以及栅电极G2的配置是如何形成本发明的第二单元电路的实例。
在第二单元电路中，漏电极D1相互连接；漏电极D2相互连接；栅电极G1相互连接，并且栅电极G2相互连接。
依据本实施例的半导体差分电路，在漏电极D1和漏电极D2之间没有插入其他的电极，因而，与第一实施例的半导体差分电路的情况相比，可以将漏电极D1和漏电极D2设置得更接近，从而可以进一步改善谐振器的Q值。因此，本实施例的差分电路可以进一步改善振荡装置和放大装置的性能恶化。
图2所示的配置示出了设置两个第二单元电路的实例。然而，本实施例的半导体差分电路可以包括n个(n大于等于2)第二单元电路。在这种情况下，应该将第i+1个第二单元电路与第i个(i处于1和n-1之间)第二单元电路相邻地设置。并且将第i个单元电路的栅电极G2与第i+1个单元电路的源电极S相邻地设置。
在第一和第二实施例的以上描述中，已经描述了漏电极D1和漏电极D2在纵向上靠近设置。然而，可以将漏电极D1和漏电极D2按照另一方向靠近设置。例如，图9示出了其中漏电极D1和漏电极D2的末端接近地设置。即使按照这样的配置，漏极D1和D2的电中点(即，距离中点)是虚地点，并且漏电极D1和漏电极D2等价于通过寄生电阻值R/2与接地侧连接的状态，从而获得与上述情况相同的效果。
在第二单元电路中，漏电极D1相互连接；漏电极D2相互连接；栅电极G1相互连接；并且栅电极G2相互连接。然而，也可以考虑其中漏电极D1不相互连接、漏电极D2不相互连接、栅电极G1不相互连接、并且栅电极G2不相互连接的配置。在这种情况下，第一个第二单元电路可以与第二个第二单元电路串联。更具体地说，可以具有其中第一个第二单元电路的第一半导体器件的输出侧与第二个第二单元电路的第一半导体器件的输入侧连接，并且第一个第二单元电路的第二半导体器件的输出侧与第二个第二单元电路的第二半导体器件的输入侧连接。
依据以上描述的FET是多接点型的。然而，这些FET也可以为另一类型的FET，在这种情况下，可以获得与以上所述相同的效果。
(第三实施例)图3是示出依据本发明的第三实施例的半导体差分电路的配置的平面图。图3所示的半导体差分电路具有作为本发明的矩形的第一漏电极的实例的漏电极D1和漏电极D1’；以及，作为本发明的矩形的第二漏电极的实例的漏电极D2和漏电极D2’。并且该半导体差分电路具有作为本发明的第一栅电极的实例、并且分别设置在漏电极D1和D1’周围的栅电极G1和栅电极G1’；以及，作为本发明的第二栅电极的实例，并且分别设置在漏电极D2和D2’周围的栅电极G2和栅电极G2’。
纵向形状的源电极S1设置在栅电极G1和栅电极G1’之间、以及栅电极G2和栅电极G2’之间，与源电极S1连接且与其交叉的纵向形状的源电极S2设置在栅电极G1和G2之间、以及栅电极G1’和栅电极G2’之间。
源电极S3设置在栅电极G1、G1’、G2、G2’、以及源电极S1、S2的周围。源电极S1和S2与源电极S3连接。将由源电极S1、S2和S3形成的图3所示的源电极构造为本发明的源电极的实例。
在此，将漏电极D1和漏电极D2靠近设置，从而连接它们的中点(或者中线)变为虚地点(或者虚地线)。同样地，也将漏电极D1’和D2’靠近设置。因此，上述的虚地线大致沿着源电极S2上下延伸。
依据本实施例的这样的半导体差分电路，每一个漏电极仅须由每一个栅电极围住。因此，可以以足够小的区域来构造每一个漏电极。通过使每一个漏电极的区域更小，可以降低与半导体衬底1的寄生电容2，从而使构造的振荡电路和放大电路具有进一步降低的特性恶化。
在以上的描述中，已经描述了虚地线沿着源电极S2。然而，也可以沿着源电极S1来形成虚地线。
此外，还可以分别沿着源电极S1和源电极S2来形成虚地线。图4示出在这种情况下的配置。图4所示的半导体差分电路具有如下配置将图3所示的半导体差分电路的漏电极D1和漏电极D1’对角地设置，并且将漏电极D2和漏电极D2’对角地设置。更具体地说，源电极S2设置在作为本发明的第一漏电极其中之一的实例的漏电极D1和作为本发明的第二漏电极其中之一的实例的漏电极D2之间，源电极S2设置在作为本发明的第一漏电极中的另一个的实例的漏电极D1’和作为本发明的第二漏电极中的另一个的实例的漏电极D2’之间，与源电极S2连接的源电极S1设置在漏电极D1和漏电极D2’之间，并且源电极S1设置在漏电极D1’和漏电极D2之间。
通过如此设置漏电极，大致沿着源电极S2和源电极S1来形成虚中线。由此使虚中线增加，从而在更宽的范围内使漏极和接地侧通过寄生电阻值R/2连接。由于这个原因，依据图4所示的半导体差分电路，可以使构造的振荡电路和放大电路具有进一步降低的特性恶化。
依据本实施例的以上描述，漏电极是矩形的，然而，漏电极可以为任何形状的，只要它们由栅电极围住。在这种情况下，也可以获得与如上所述相同的效果。
依据以上描述，在诸如图3所示的实例的配置中存在四个漏电极。然而，也可以配置不同个数的漏电极。在这种情况下，应该使设置的栅电极围住漏电极，并且应该将源电极设置在第一栅电极和第二栅电极之间。并且在这种情况下可以获得与以上所述相同的效果。
图5所示的配置具有从图4所示的配置中删除了源电极S1和源电极S2的配置。在图5所示的配置中，每一个栅电极的形状不是围绕每一个漏电极的形状，但是设置的每一个栅电极由每一个漏电极和源电极S3夹在中间。更具体地说，作为本发明的第一漏电极的其中之一的实例的漏电极D1、以及作为本发明的第二漏电极的其中之一的实例的漏电极D2设置得较接近，将作为本发明的第一漏极中的另一个的实例的漏电极D1’、以及作为本发明的第二漏电极中的另一个的实例的漏电极D2’设置得较接近，将漏电极D1和漏电极D2’设置得较接近，并且将漏电极D1’和漏电极D2设置得较接近。
依据具有这样配置的半导体差分电路，在漏电极之间不存在源电极S1和S2。因此，可以将漏电极设置得更接近，从而进一步地降低了寄生电阻3。因此，通过使用图5所示的半导体差分电路，可以使提供的振荡电路和放大电路具有进一步降低的特性恶化。在这种情况下，漏电极的数量、形状和布置不局限于图5所示的情况，而只要将第一漏电极和第二漏电极设置得较接近、并且使设置的源电极围住源电极和栅电极，则可以采用其他的数量、形状和布置，并且在这种情况下可以获得与以上所述相同的效果。
(第四实施例)图6示出依据本发明的第四实施例的半导体差分电路的配置的横截面图。本实施例的半导体差分电路是由双极型晶体管构成的依据第一到第三实施例的半导体差分电路。对于图6(a)所示的半导体差分电路，作为本发明的第一集电极的实例的集电极C1像井那样形成在半导体衬底1上，作为本发明的第一基极的实例的基极B1像井那样形成在集电极C1上，并且发射极E像井那样形成在基极B1上。在这种情况下，将差分信号的其中之一输入集电极C1，并且集电极C1、基极B1和发射极E形成本发明的第一半导体器件。
作为本发明的第二集电极的实例的集电极C2像井那样紧接着集电极C1而形成，作为本发明的第二基极的实例的基极B2像井那样形成在集电极C2上，并且发射极E像井那样形成在基极B2上。在这种情况下，将差分信号中的另一个输入到集电极C2，集电极C2、基极B2和发射极E形成本发明的第二半导体器件，并且将绝缘层5设置在集电极C1和集电极C2之间，但是将集电极C1和集电极C2尽可能接近地设置。对第一半导体和第二半导体进行设置，从而使集电极按照C1、C2、C2和C1的顺序重复地设置。
因此，对于高频信号分量，集电极C1等价于通过等于由半导体衬底1中的集电极C1和集电极C2的距离确定的寄生电阻值R’的一半的寄生电阻值R’/2(与本发明的第二预定电阻值对应)接地，同样，集电极C2等价于通过寄生电阻值R’/2接地。因此，可以如同第一到第三实施例的情况来增加谐振电路的Q值。
图6(b)示出作为另一实例的由双极型晶体管构成的半导体差分电路。对于图6(b)所示的半导体差分电路，对第一半导体和第二半导体进行设置，从而使它们的集电极按照C1、C2、C1和C2的顺序重复地设置。依据这样的配置，与依据图6所示的配置的情况相比，形成了更多的电中点4’，从而使提供的振荡器和放大器具有进一步降低的特性恶化。
以上已经描述了其中每一个集电极像井那样形成在半导体衬底1上的配置。然而，还可以采用将每一个基极像井那样形成在半导体衬底1上。在这种情况下，将每一个基极设置在图6(a)和6(b)中的每一个集电极的位置，将每一个发射极设置在每一个基极的位置，并且将每一个集电极设置在每一个发射极的位置。图7示出了在这样的情况下，依据如上所述显示的半导体差分电路的平面图。并且此配置是作为本发明的第一基极的实例的基极B1和作为本发明的第二基极的实例的基极B2较接近的配置，从而可以获得与以上所述相同的效果。
如图8所示，也可以考虑对角地设置向其中输送差分信号的其中之一的基极B1和基极B1’，并且对角地设置向其中输送差分信号中的另一个的基极B2和基极B2’。
使用在第一到第四实施例中描述的半导体差分电路的振荡装置和放大装置属于本发明的范畴。图10示出使用本发明的半导体差分电路的振荡装置的电路配置的实例。在图10所示的电路中，在图12所示的电路中包括开关元件1006和1007的部分由本发明的半导体差分电路11替代。包括MOSFET1010和1020的部分由本发明的半导体差分电路12替代。半导体差分电路11具有与其连接的控制电压端子13，该半导体差分电路11能够通过利用施加到控制电压端子13上的控制电压，切换振荡频率的频带。如上所述，半导体差分电路12具有减小的寄生电阻值，从而可以使谐振电路的Q值增加到足以抑制该振荡电路的特性恶化。
图11示出使用本发明的半导体差分电路的放大装置的实例的电路配置。在图11所示的电路中，图13所示的电路中的包括MOSFET1030和1031的部分由本发明的半导体差分电路13替代。如上所述，这样的放大装置能够降低由于寄生电阻造成的损失，并且抑制放大装置的特性恶化。
在将本发明的半导体差分电路用作开关装置的情况下，当开关元件接通时，可以降低由于寄生电阻和寄生电容造成的损失。在诸如将该开关装置与上述的振荡装置结合起来使用的情况下，还可以抑制振荡电路的特性恶化。
(第五实施例)下面将描述依据本发明的第五实施例的半导体差分电路。图19示出双平衡混频器的电路配置。在图19中，参考符号1901和1902表示双极型晶体管，1903、1904、1905和1906表示分别与本发明的第一半导体器件、第二半导体器件、第三半导体器件、以及第四半导体器件对应的MOSFET，1907表示恒流源，1908、1909、1910和1911表示电感器。差分信号从输入节点P1+和P1-输入，并且由双极型晶体管1901和1902对输入的差分信号进行放大。将输出信号(对应于要与本发明的差分本地振荡信号混频的差分信号)输入到与源电极S1(对应于本发明的第一源电极)和源电极S2(对应于本发明的第二源电极)连接的每一个节点。
更具体地说，将输出信号的其中之一输入到由MOSFET1903和1904共用的源电极S1，并且将输出信号中的另一个输入到由MOSFET1905和1906共用的源电极S2。
将从输入节点P3+和P3-输入的本地振荡信号(对应于本发明的差分本地振荡信号)输入到与栅电极G1(对应于本发明的第一栅极)和栅极G2(对应于本发明的第二栅极)的每一个节点，并且在MOSFET1903到1906中进行混频。更具体地说，将作为差分信号的半导体振荡信号的其中之一输入到由MOSFET1903和1905共享的栅电极G1，并且将本地振荡信号中的另一个输入到由MOSFET1904和1906共用的栅电极G2。
从源电极S1输入的差分信号的其中之一由输入到MOSFET1903的栅电极G1的差分本地振荡信号的其中之一控制，从而从漏电极D1输出作为差分信号的其中之一的前述两者的混频信号(对应于本发明的混频差分信号)。以及，从源电极S2输入的差分信号中的另一个由输入到MOSFET1905的栅电极G2的差分本地振荡信号中的另一个控制，从而从漏电极D1中输出作为差分信号的其中之一的前述两者的混频信号(对应于本发明的混频差分信号)。
同样地，从源电极S1输入的差分信号的其中之一由输入到MOSFET1904的栅电极G2的差分本地振荡信号的其中之一控制，从而从漏电极D2输出作为差分信号中的另一个的所述两者的混频信号(对应于本发明的混频差分信号)。以及，从源电极S2输入的差分信号中的另一个由输入到栅电极G1输入的差分本地振荡信号的其中之一控制，从而从漏电极D2输出作为差分信号中的另一个的所述两者的混频信号(对应于本发明的混频差分信号)。
由此，将通过混频进行频率转换的信号从MOSFET1903到1906输出到P2+和P2-节点。
下面将对MOSFET1903到1906的配置进行描述。图20(a)是MOSFET1903到1906的平面图，图20(b)是其横截面图。在这些图中，S1、S2、G1、G2、D1和D2等价于图19中具有相同的参考符号的电极。单位单元(unit cell)(对应于本发明的第三单元电路)处于图20(a)中的虚线中，可以对此单位单元重复地进行设置。
更具体地说，将栅电极G1沿着源电极S1的纵向与源电极S1相邻地设置，将漏电极D1沿着栅电极G1的纵向在与源电极S1的相反侧且与栅电极G1相邻地设置，将栅电极G2沿着漏电极D1的纵向在与栅电极G1的相反侧且与漏电极D1相邻地设置，将源电极S2沿着栅电极G2的纵向在与漏电极D1的相反侧且与栅电极G2相邻地设置。将栅电极G1沿着源电极S2的纵向在与栅电极G2的相反侧且与源电极S2相邻地设置，将漏电极D2沿着栅电极G1的纵向在与源电极S2的相反侧且与栅电极G1相邻地设置。将栅电极G2沿着漏电极D2的纵向在与栅电极G1的相反侧且与漏电极D2相邻地设置，具有源电极S1、源电极S2、栅电极G1、栅电极G2、漏电极D1和漏电极D2的电路设置为第三单元电路，将n个第三单元电路相互相邻地设置，将第i个(i处于1和n-1之间)第三单元电路的栅电极G2与第i+1个单元电路的源电极S1相邻地设置，n个漏电极D1相互连接，n个漏电极D2相互连接，n个栅电极G1相互连接，n个栅电极G2相互连接，n个源电极S1相互连接，并且n个源电极S2相互连接。
依据这样的配置，除了作为差分输出对的漏电极D1和D2之外，将栅电极G1和G2及源电极S1和S2对称地且较接近地设置。
更具体地说，漏电极D1和D2在混频差分信号的频率设置得较接近，从而等价于漏电极D1通过第一预定电阻接地，并且漏电极D2通过具有与第一预定电阻相同的电阻值的电阻接地。
在此，第一预定电阻的电阻值等于漏电极D1和漏电极D2通过半导体衬底1形成的电阻值的一半，所述的电阻值由在混频差分信号的频率上漏电极D1和漏电极D2之间的空间确定。
因此，降低了从每一个节点到虚地的硅衬底上的损失，从而如同放大电路的情况，改善了双平衡混频器的噪声特性和失真特性。
此外，在预定的差分本地振荡信号的频率上将栅电极G1和G2设置得较接近情况下，等价于栅电极G1通过第三预定电阻接地，并且栅电极G2通过与第三预定电阻相同的电阻值的电阻接地，从而进一步降低了硅衬底上的损失，并且改善了双平衡混频器的噪声特性和失真特性。
在此，第三预定电阻的电阻值等于通过半导体衬底1在栅电极G1和栅电极G2之间形成的电阻值的一半，其中所述的电阻值由在差分本地振荡信号的频率上栅电极G1和栅电极G2之间的空间确定。
此外，在要与差分本地振荡信号混频的差分信号的频率上将源电极S1和源电极S2设置得较接近的情况下，等价于源电极S1通过第四预定电阻接地，并且源电极S2通过具有与第四预定电阻相同的电阻值的电阻接地，从而进一步降低了硅衬底上的损失，并且改善了双平衡混频器的噪声特性和失真特性。
在此，第四预定电阻的电阻值等于通过半导体衬底1在源电极S1和源电极S2之间形成的电阻值的一半，所述的电阻值由在要被混频的上述差分信号的频率上源电极S1和源电极S2之间的空间确定。
依据本实施例，第一半导体器件、第二半导体器件、第三半导体器件、第四半导体器件在典型情况下分别为多接点型FET。将漏电极D2的纵向沿着并且接近于漏电极D1的纵向而设置。在将栅电极G1和栅电极G2设置得较接近的情况下，将栅电极G2的纵向沿着并且接近于栅电极G1的纵向而设置。此外，在将源电极S1和源电极S2设置得较接近的情况下，将源电极S2的纵向沿着并且接近于源电极S1的纵向而设置。
然而，第一半导体器件、第二半导体器件、第三半导体器件、以及第四半导体器件不必分别为多接点型FET。例如，配置可以如图3到5所示。即使在这种情况下，如果漏电极D1和漏电极D2、栅电极G1和栅电极G2、以及源电极S1和源电极S2中的任何电极对相互较接近，则可以获得与以上所述相同的效果。
通过说明双平衡混频器描述了本实施例。然而，本发明不局限于双平衡混频器，而是包括通过使用本发明的半导体差分电路共用每一个FET的源极的电路装置。
此外，还可以考虑使用双极型晶体管来替换MOSFET。
在以上描述中示出的电路指出了假定每一个半导体是p型的情况下的操作。然而，无须指出，本发明不局限于此，使用n型半导体可以获得与以上所述相同的效果。
(工业适用性)依据本发明的半导体差分电路能够使IC芯片小型化，并且适用于振荡装置、放大装置、开关装置、混频装置等。
权利要求
1.一种半导体差分电路，包括半导体衬底，在所述的半导体衬底上形成的第一半导体器件，所述的第一半导体器件具有第一栅电极，用于使差分信号的其中之一输送到其上；以及第一漏电极，用于输出由所述的第一栅电极控制的差分信号的其中之一；在所述的半导体衬底上形成的第二半导体器件，所述的第二半导体器件具有第二栅电极，用于使所述差分信号中的另一个输送到其上；以及第二漏电极，用于输出由所述的第二栅电极控制的差分信号中的另一个，其中将所述的第一漏电极和所述的第二漏电极较接近地设置，从而使其在预定的频率上，等价于所述的第一漏电极通过第一预定电阻接地，并且所述的第二漏电极通过具有与所述的第一预定电阻相同的电阻值的电阻接地。
2.根据权利要求1所述的半导体差分电路，其特征在于所述第一预定电阻的电阻值等于通过所述的半导体衬底在所述的第一漏电极和所述的第二漏电极之间形成的电阻值的一半，所述的电阻值由在所述的预定频率上所述第一漏电极和所述第二漏电极之间的空间确定。
3.根据权利要求1所述的半导体差分电路，其特征在于所述的第一半导体器件和所述的第二半导体器件分别是多接点型FET，并且对所述的第一半导体器件和所述的第二半导体器件进行设置，从而使所述的第二漏电极的纵向沿着并且接近于所述第一漏电极的纵向。
4.根据权利要求3所述的半导体差分电路，其特征在于对于所述的第一半导体器件将所述的第一栅电极沿着所述的第一漏电极的纵向与所述第一漏电极相邻地设置；以及所述的第一半导体器件具有第一源电极，将第一源电极沿着所述第一栅电极的纵向与所述的第一栅电极相邻地设置，以及对于所述的第二半导体器件将所述的第二栅电极沿着所述的第二漏电极的纵向与所述第二漏电极相邻地设置；以及所述的第二半导体器件具有第二源电极，将所述的第二源电极沿着所述的第二栅电极的纵向与所述第二栅电极相邻地设置，以及将包括所述的第一半导体器件和所述的第二半导体器件的电路设置为第一单元电路；将n个所述的第一单元电路彼此相邻地设置；将第i+1个第一单元电路与第i个(i处于1和n-1之间)第一单元电路相邻地设置；以及所述的n个第一漏电极相互连接，所述的n个第二漏电极相互连接，所述的n个第一栅电极相互连接，所述的n个第二栅电极相互连接，以及，所述的n个第一源电极和所述的n个第二源电极相互连接。
5.根据权利要求3所述的半导体差分电路，其特征在于在所述的半导体衬底上形成第三源电极；将所述的第一栅电极沿着所述第三源电极的纵向与所述第三源电极相邻地设置；将所述的第一漏电极沿着所述的第一栅电极的纵向在与所述第三源电极的相反侧且接近于所述的第一栅电极而设置；将所述的第二漏电极沿着所述第一漏电极的纵向在与所述第一栅电极的相反侧且接近于所述第一漏电极而设置；将所述的第二栅电极沿着所述第二漏电极的纵向在与所述的第一漏电极的相反侧且接近于所述的第二漏电极而设置；将包括所述的第三源电极、所述的第一栅电极、所述的第一漏电极、所述的第二漏电极、以及所述的第二栅电极的电路设置为第二单元电路；将n个所述的第二单元电路彼此相邻地设置；所述的第i个(i处于1和n-1之间)第二单元电路的第二栅电极与第i+1个第二单元电路的所述第三源电极相邻地设置；以及所述的n个第一漏电极相互连接，所述的n个第二漏电极相互连接，所述的n个第一栅电极相互连接，所述的n个第二栅电极相互连接，以及，所述的n个第三源电极相互连接。
6.根据权利要求1所述的半导体差分电路，其特征在于设置所述第一栅电极围住所述的第一漏电极；设置所述第二栅电极围住所述的第二漏电极；以及源电极设置在所述的第一栅电极和所述的第二栅电极之间。
7.根据权利要求6所述的半导体差分电路，其特征在于每一个半导体差分电路存在两个所述的第一漏电极、以及所述的第二漏电极；将源电极设置在一个第一漏电极和一个第二漏电极之间；将与所述的源电极连接的电极设置在另一个第一漏电极和另一个第二漏电极之间；将与所述的源电极连接的电极设置在一个第一漏电极和另一个第二漏电极之间；以及将与所述的源电极连接的电极设置在另一个第一漏电极和所述的一个第二漏电极之间。
8.根据权利要求1或2的半导体差分电路，其特征在于将所述的第一栅电极与所述第一漏电极相邻地设置；将所述的第二栅电极与所述第二漏电极相邻地设置；设置源电极围住所述的第一漏电极、所述的第二漏电极、所述的第一栅电极、以及所述的第二栅电极，并且所述的源电极与所述的第一栅电极和所述的第二栅电极相邻。
9.根据权利要求8所述的半导体差分电路，其特征在于每一个差分电路存在两个所述的第一漏电极和所述的第二漏电极，将一个第一漏电极和一个第二漏电极设置得较接近，将另一第一漏电极和另一第二漏电极设置得较接近，将所述的第一个第一漏电极和所述的另一第二漏电极设置得较接近，以及，将所述的另一第一漏电极和所述的一个第二漏电极设置得较接近。
10.一种半导体差分电路，包括半导体衬底，在所述的半导体衬底上形成的第一半导体器件，所述的第一半导体器件具有第一集电极或者基极，用于使差分信号的其中之一输送到其上；以及在所述的半导体衬底上形成的第二半导体器件，所述的第二半导体器件具有第二集电极或者基极，用于使所述差分信号中的另一个输送到其上，其中所述的第一集电极或者基极和所述的第二集电极或者基极设置得较接近，从而使其在预定的频率上，等价于所述的第一集电极或者基极通过第二预定电阻接地，并且所述的第二集电极或者基极通过与所述的第二预定电阻具有相同的电阻值的电阻接地。
11.一种使用根据权利要求1或10所述的半导体差分电路的振荡装置。
12.一种使用根据权利要求1或10所述的半导体差分电路的开关装置。
13.一种使用根据权利要求1或10所述的半导体差分电路的放大装置。
14.一种半导体差分电路的设置方法，包括步骤在半导体衬底上形成第一半导体器件，所述的第一半导体器件具有第一漏电极，用于使差分信号的其中之一输送到其上；以及第一栅电极，用于控制所述的一个信号；在所述的半导体衬底上形成第二半导体器件，所述的第二半导体器件具有第二漏电极，用于使所述差分信号中的另一个输送到其上，以及第二栅电极，用于使输送到其上的所述另一信号形成，其中将所述的第一漏电极和所述的第二漏电极设置得较接近，从而使其在预定的频率下，等价于所述的第一漏电极通过第一预定电阻接地，并且所述的第二漏电极通过与所述第一预定电阻具有相同的电阻值的电阻接地。
15.根据权利要求1所述的半导体差分电路，其特征在于所述的半导体差分电路还包括在所述的半导体衬底上形成的第三半导体器件，所述的第三半导体器件具有第二栅电极，用于使所述差分信号中的另一个输送到其上；以及第一漏电极，用于输出由所述的第二栅电极控制的差分信号的其中之一；以及在所述半导体衬底上形成的第四半导体器件，所述的第四半导体器件具有第一栅电极，用于使所述差分信号的其中之一输送到其上；以及第二漏电极，用于输出由所述的第一栅电极控制的差分信号中的另一个；以及输送到第一栅电极和所述的第二栅电极上的差分信号是差分本地振荡信号；所述的第一半导体器件具有第一源电极，用于使差分信号的其中之一与输送到其上的所述差分本地信号进行混频；所述的第二半导体器件与所述的第一半导体器件共用所述的第一源电极；所述的第三半导体器件与所述的第一半导体器件共用所述的第一漏电极，并且所述的第三半导体器件具有第二源电极，用于使差分信号中的另一个与输送到其上的所述的差分本地振荡信号进行混频。所述的第四半导体器件与所述的第三半导体器件共用所述的第二源电极，并且与所述的第二半导体器件共用所述的第二漏电极；由所述的第二栅电极控制的所述差分信号是使所述的差分本地振荡信号与所述的要被混频的所述差分信号进行混频的差分信号；以及将所述的第一漏电极和所述的第二漏电极设置得较接近，从而使其在所述的混频差分信号的频率上，等价于所述的第一漏电极通过第一预定电阻接地，并且所述的第二漏电极通过与所述的第一预定电阻具有相同的电阻值的电阻接地。
16.根据权利要求15所述的半导体差分电路，其特征在于将所述的第一栅电极和所述的第二栅电极设置得较接近，从而使其在所述的差分本地振荡信号的频率上，等价于所述的第一栅电极通过第三预定电阻接地，并且所述的第二栅电极通过与所述的第三预定电阻具有相同的电阻值的电阻接地；以及将所述的第一源电极和所述的第二源电极设置的较接近，从而使其在所述的要与所述的差分本地振荡信号进行混频的差分信号的频率上，等价于所述的第一源电极通过第四预定电阻接地，并且所述的第二源电极通过与所述的第四预定电阻具有相同的电阻值的电阻接地。
17.根据权利要求15所述的半导体差分电路，其特征在于所述的第一预定电阻的电阻值在所述的混频差分信号的频率上等于通过所述的半导体衬底在所述的第一漏电极和所述的第二漏电极之间形成的电阻值的一半，所述的电阻值由所述的第一漏电极和所述的第二漏电极之间的空间确定。
18.根据权利要求16所述的半导体差分电路，其特征在于所述的第三预定电阻的电阻值在所述差分本地振荡信号的频率上等于通过所述的半导体衬底在所述的第一栅电极和所述的第二栅电极之间形成的电阻值的一半，所述的电阻值由所述第一栅电极和所述第二栅电极之间的空间确定。
19.根据权利要求16所述的半导体差分电路，其特征在于所述的第四预定电阻的电阻值在要被混频的差分信号的频率上等于通过所述的半导体衬底在所述的第一源电极和所述的第二源电极之间形成的电阻值的一半，所述的电阻值由所述第一源电极和所述第二源电极之间的空间确定。
20.根据权利要求15所述的半导体差分电路，其特征在于所述的第一半导体器件、所述的第二半导体器件、所述的第三半导体器件、以及所述的第四半导体器件分别是多接点型FET，并且对这些半导体器件进行设置，从而使所述的第二漏电极的纵向沿着并且接近于所述第一漏电极的纵向。
21.根据权利要求16所述的半导体差分电路，其特征在于所述的第一半导体器件、所述的第二半导体器件、所述的第三半导体器件、以及所述的第四半导体器件分别是多接点型FET，并且对这些半导体器件进行设置，从而使所述第二栅电极的纵向沿着并且接近于所述第一栅电极的纵向。
22.根据权利要求16所述的半导体差分电路，其特征在于所述的第一半导体器件、所述的第二半导体器件、所述的第三半导体器件、以及所述的第四半导体器件分别是多接点型FET，并且对这些半导体器件进行设置，从而使所述第二源电极的纵向沿着并且接近于所述第一源电极的纵向。
23.根据权利要求20到22中的任一项所述的半导体差分电路，其特征在于在所述的半导体衬底上形成第一源电极；将所述的第一栅电极沿着所述第一源电极的纵向与所述第一源电极相邻地设置；以及将所述的第一漏电极沿着所述第一栅电极的纵向在与所述的第一源电极的相反侧且与所述的第一栅电极相邻地设置；将所述的第二栅电极沿着所述第一漏电极的纵向在与所述的第一栅电极的相反侧且与所述的第一漏电极相邻地设置；将所述的第二源电极沿着所述第二栅电极的纵向在与所述的第一漏电极的相反侧且与所述的第二栅电极相邻地设置；将所述的第一栅电极沿着所述第二源电极的纵向在与所述的第二栅电极的相反侧且与所述的第二源电极相邻地设置；将所述的第二漏电极沿着所述第一栅电极的纵向在与所述的第二源电极的相反侧且与所述的第一栅电极相邻地设置；将所述的第二栅电极沿着所述第二漏电极的纵向在与所述的第一栅电极的相反侧且与所述的第二漏电极相邻地设置；以及将具有所述的第一源电极、所述的第二源电极、所述的第一栅电极、所述的第二栅电极、所述的第一漏电极和所述的第二漏电极的电路设置为第三单元电路；将n个所述的第三单元电路彼此相邻地设置；将第i个(i处于1和n-1之间)第三单元电路的所述第二栅电极与所述的第n+1第三单元电路的所述第一源电极相邻地设置；以及所述的n个第一漏电极相互连接，所述的n个第二漏电极相互连接，所述的n个第一栅电极相互连接，所述的n个第二栅电极相互连接，所述的n个第一源电极相互连接，以及，所述的n个第二源电极相互连接。
24.一种使用根据权利要求1、10和15中的任一项所述的半导体差分电路的混频装置。
25.一种使用根据权利要求1所述的半导体差分电路且共用FET源极的电路装置。
全文摘要
提出了一种半导体差分电路，所述的半导体差分电路包括半导体衬底；在半导体衬底上的第一半导体器件，所述的第一半导体器件具有栅电极G1，用于使差分信号的其中之一输送到其上；以及漏电极D1，用于输出由栅电极G1控制的差分信号的其中之一；在半导体衬底上形成的第二半导体器件，所述的第二半导体器件具有栅电极G2，用于使所述差分信号中的另一个输送到其上；以及漏电极D2，用于输出由所述的栅电极G2控制的差分信号中的另一个，其中将漏电极D1和第二漏电极D2设置得较接近，从而使其在预定的频率上，等价于漏电极D1通过预定电阻接地，并且漏电极D2通过预定电阻接地。
文档编号H03K3/00GK1501579SQ200310116158
公开日2004年6月2日 申请日期2003年11月17日 优先权日2002年11月15日
发明者中谷俊文, 足立寿史, 平冈幸生, 史, 生 申请人:松下电器产业株式会社