专利名称：电机驱动电路、集成电路、电机电路的驱动方法
技术领域：
本发明涉及电机驱动电路、集成电路、电机电路的驱动方法。
背景技术：
参照图4、图5、图6，说明现有的电机驱动电路。图4是表示一般的电机驱动电路的电路方框图。图5是表示设置在图4的电机驱动电路中的同步整流型的PWM电路的电路图。图6是表示图4的主要部分波形的波形图。再有，在现有技术中，不包括线圈的电机驱动电路是将双极晶体管和CMOS晶体管混合并集成在同一芯片上的集成电路。另外，在电机驱动电路中，将PWM电路输出的控制信号提供给与线圈连接的排出端晶体管和吸入端晶体管而使其动作。
NPN型的双极晶体管2(第一排出端晶体管)和NPN型的双极晶体管4(第一吸入端晶体管)的其集电极发射极回路串联连接在电源VCC和接地VSS之间。另外，NPN型的双极晶体管6(第二排出端晶体管)和NPN型的双极晶体管8(第二吸入端晶体管)的其集电极发射极回路串联连接在电源VCC和接地VSS之间。而且，在从双极晶体管2、4的集电极发射极的连接部导出的端子10和双极晶体管6、8的集电极发射极连接部导出的端子12之间，将线圈14外部连接。从后述PWM电路将控制信号OUT1、OUT2、OUT3、OUT4提供给双极晶体管2、4、6、8，使其进行导通截止动作。即，在双极晶体管2、8都导通的期间，向线圈14提供R方向的电流。另一方面，在双极晶体管6、4都导通的期间，向线圈14提供L方向的电流。因此，通过双极晶体管2、8和双极晶体管6、4互补性动作，适当变化线圈14的电流的方向，电机以规定方向旋转。
控制电路16输出用于控制双极晶体管2、4、6、8的导通截止定时的控制信号OUT1、OUT2、OUT3、OUT4。控制电路16具有用于使电机以规定速度旋转的PWM电路18。PWM电路18基于互补性变化的输入信号IN1、IN2，输出用于使双极晶体管2、4、6、8动作的控制信号OUT1、OUT2、OUT3、OUT4。
由于电机驱动电路是双极晶体管和CMOS晶体管混合的电路，所以PWM电路18可输出用于对双极晶体管2、4、6、8同步整流的控制信号OUT1、OUT2、OUT3、OUT4。即，PWM电路18在向线圈14提供R方向的电流时，输出用于使双极晶体管6截止、双极晶体管8导通、双极晶体管2和4互补性导通截止的控制信号OUT1、OUT2、OUT3、OUT4，另一方面，在向线圈14提供L方向的电流时，输出用于使双极晶体管2截止、双极晶体管4导通、双极晶体管6和8互补性导通截止的控制信号OUT1、OUT2、OUT3、OUT4。因此，通过适当设定使双极晶体管2、8和双极晶体管6、4分别互补性导通截止的速度，电机以规定速度旋转。
PWM电路18例如由IIL(Integrated Injection Logic；集成注入逻辑)构成。再有，IIL是适当连接由双极晶体管构成的反相器，并以各信号线的交点的信号为逻辑积的电路技术[专利文献](日本)特开2002-272162号公报在双极晶体管2、4和双极晶体管6、8分别互补性导通截止时，缘于线圈14的特性，在电源VCC和接地VSS之间产生的电流贯通双极晶体管2、4和双极晶体管6、8的集电极发射极回路，有使电机驱动电路误动作或破坏的可能性。
因此，PWM电路18在双极晶体管2、4互补性导通截止的期间TA中，输出具有使双极晶体管2、4一同截止的期间TAA的控制信号OUT1、OUT2，另一方面，在双极晶体管6、8互补性导通截止的期间TB中，输出具有使双极晶体管6、8一同截止的期间TBB的控制信号OUT3、OUT4。由此，连接线圈14的端子10、12的阻抗在期间TAA和期间TBB中为无穷大(Z)，因而双极晶体管2、4和双极晶体管6、8的集电极发射极回路的电流不会贯通。
然而，由于多个期间TAA存在于期间TA中，同时多个期间TBB存在于期间TB中，所以双极晶体管2、4和双极晶体管6、8分别互补性导通截止的速度越高，则不能忽视期间TAA和期间TBB的比例越高。因此，现有的电机驱动电路对于双极晶体管2、4和双极晶体管6、8分别以高速互补性导通截止(以高速PWM驱动)的规格有不相称的问题。
发明内容
本发明的目的在于提供一种可高速导通截止与线圈连接的排出端晶体管或吸入端晶体管的电机驱动电路。
主要用于解决上述课题的发明为一种电机驱动电路，具有串联连接的第一排出端晶体管和第一吸入端晶体管；串联连接的第二排出端晶体管和第二吸入端晶体管；以及控制电路，基于以规定频率互补性变化的多个输入信号，将用于向所述第一排出端晶体管和所述第一吸入端晶体管的连接点与所述第二排出端晶体管和所述第二吸入端晶体管的连接点之间连接的线圈提供一方向或反方向电流的控制信号，提供给所述第一排出端晶体管、所述第一吸入端晶体管、所述第二排出端晶体管、所述第二吸入端晶体管；其特征在于，所述控制电路在所述多个输入信号互补性切换变化时，在所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中，将动作侧的晶体管截止规定时间，此后，在所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中，输出使动作侧一方的晶体管以所述输入信号的变化定时导通截止的控制信号。
根据该电机驱动电路，在多个输入信号互补性切换变化时，将动作侧的晶体管截止规定时间，此后，将动作侧一方的晶体管以输入信号的变化定时导通截止。由此，可提供实现高速PWM驱动的电机驱动电路。
图1是表示本发明的电机驱动电路中使用的PWM电路(控制电路)的一例的电路图。
图2是表示图1的主要部分波形的波形图。
图3是表示图1的主要部分波形的波形4是表示一般的电机驱动电路的电路方框图。
图5是表示设置在图4的电机驱动电路中的同步整流型PWM电路的电路图。
图6是表示图4的主要部分波形的波形图。
具体实施例方式
根据本说明书和附图的记述，至少可知以下事项。
＝＝＝PWM电路的结构＝＝＝参照图1说明本发明的电机驱动电路中使用的PWM电路。图1是表示本发明的电机驱动电路中使用的一例PWM电路(控制电路)的电路图。再有，在本实施方式中，图4的电机驱动电路是由双极晶体管构成的集成电路，图1的PWM电路例如由IIL构成，用于图4的电机驱动电路。
PWM电路100具有根据输入信号IN1、IN2(第一输入信号、第二输入信号)而输出控制信号OUT1、OUT4的D型触发器102、104；以及根据输入信号IN1、IN2而输出控制信号OUT3、OUT2的D型触发器106、108。
首先，D型触发器102的CL(时钟)端子经由3个反相器110、112、114与输入信号IN1的端子连接，D型触发器102在反相器114输出的信号CL1(输入信号IN+的反转信号)的下降定时进行动作。D型触发器102的R(复位)端子经由4个反相器116、118、120、122与输入信号IN2的端子连接，D型触发器102在反相器122输出的信号R1(输入信号IN2的非反转信号)的上升定时被复位。D型触发器102的Q(输出)端子具有两根信号线，D型触发器102在输入信号IN1、IN2互补性切换的定时输出变化的矩形信号A1。D型触发器102的Q端子的一条信号线与4个反相器124、126、128、130连接，反相器130输出矩形信号A1的一个边沿仅延迟反相器124、126、128、130的信号传递时间(期间TX)的延迟信号A2。D型触发器102的Q端子的另一条信号线与反相器130的输出连接，同时还经由2个反相器132、134与控制信号OUT1的端子连接，反相器134将矩形信号A1和延迟信号A2的逻辑积信号A3作为控制信号OUT1输出。反相器112的输出与反相器130的输出连接，同时经由2个反相器136、138与控制信号OUT4的端子连接，将输入信号IN1和延迟信号A2的逻辑积信号A4作为控制信号OUT4输出。
D型触发器104的CL端子经由4个反相器116、118、120、122与输入信号IN2的端子连接，D型触发器104在反相器122输出的信号CL2(＝信号R1)的下降定时进行动作。D型触发器104的R端子经由3个反相器110、112、114与输入信号IN1的端子连接，D型触发器104在反相器114输出的信号R2(＝信号CL1)的上升定时被复位。D型触发器104的Q端子具有两根信号线，D型触发器104在输入信号IN1、IN2互补性切换的定时输出变化的矩形信号B1。D型触发器104的Q端子的一条信号线与4个反相器140、142、144、146连接，反相器146输出矩形信号B1的一个边沿仅延迟反相器140、142、144、146的信号传递时间(期间TX)的延迟信号B2。D型触发器104的Q端子的另一条信号线与反相器146的输出连接，同时还经由2个反相器148、134与控制信号OUT1的端子连接，反相器134将矩形信号B1和延迟信号B2的逻辑积信号B3作为控制信号OUT1输出。反相器120的输出与反相器146的输出连接，同时经由2个反相器150、138与控制信号OUT4的端子连接，将输入信号IN2的反转信号和延迟信号B2的逻辑积信号B4作为控制信号OUT4输出。
D型触发器106的CL端子经由3个反相器116、118、152与输入信号IN2的端子连接，D型触发器106在反相器152输出的信号CL3(输入信号IN2的反转信号)的下降定时进行动作。D型触发器106的R端子经由4个反相器110、112、154、156与输入信号IN1的端子连接，D型触发器106在反相器122输出的信号R3(输入信号IN1的非反转信号)的上升定时被复位。D型触发器106的Q端子具有两根信号线，D型触发器106在输入信号IN1、IN2互补性切换的定时输出变化的矩形信号C1。D型触发器106的Q端子的一条信号线与4个反相器158、160、162、164连接，反相器164输出矩形信号C1的一个边沿仅延迟反相器158、160、162、164的信号传递时间(期间TX)的延迟信号C2。D型触发器106的Q端子的另一条信号线与反相器164的输出连接，同时还经由2个反相器166、168与控制信号OUT3的端子连接，反相器168将矩形信号C1和延迟信号C2的逻辑积信号C3作为控制信号OUT3输出。反相器118的输出与反相器164的输出连接，同时经由2个反相器170、172与控制信号OUT2的端子连接，将输入信号IN2和延迟信号C2的逻辑积信号C4作为控制信号OUT2输出。
D型触发器108的CL端子经由4个反相器110、112、154、156与输入信号IN1的端子连接，D型触发器108在反相器156输出的信号CL4(＝信号R3)的下降定时进行动作。D型触发器108的R端子经由3个反相器116、118、152与输入信号IN2的端子连接，D型触发器108在反相器152输出的信号R4(＝信号CL3)的上升定时被复位。D型触发器108的Q端子具有两根信号线，D型触发器108在输入信号IN1、IN2互补性切换的定时输出变化的矩形信号D1。D型触发器108的Q端子的一条信号线与4个反相器174、176、178、180连接，反相器180输出矩形信号B1的一个边沿仅延迟反相器174、176、178、180的信号传递时间(期间TX)的延迟信号D2。D型触发器108的Q端子的另一条信号线与反相器180的输出连接，同时还经由2个反相器182、168与控制信号OUT3的端子连接，反相器168将矩形信号D1和延迟信号D2的逻辑积信号D3作为控制信号OUT3输出。反相器154的输出与反相器180的输出连接，同时经由2个反相器184、172与控制信号OUT2的端子连接，将输入信号IN+的反转信号和延迟信号D2的逻辑积信号D4作为控制信号OUT2输出。
此外，D型触发器102与反相器110、112、114、116、118、120、122构成用于输出矩形信号A1的第一电路。D型触发器104与反相器110、112、114、116、118、120、122构成用于输出矩形信号B1的第一电路。D型触发器106与反相器110、112、116、118、152、154、156构成用于输出矩形信号C1的第一电路。D型触发器108与反相器110、112、116、118、152、154、156构成用于输出矩形信号D1的第一电路。另外，D型触发器102和反相器130的连接构成用于输出逻辑积信号A3的第二电路。D型触发器104和反相器146的连接构成用于输出逻辑积信号B3的第二电路。D型触发器106和反相器164的连接构成用于输出逻辑积信号C3的第二电路。D型触发器108和反相器180的连接构成用于输出逻辑积信号D3的第二电路。另外，反相器112、130的连接构成用于输出逻辑积信号A4的第三电路。反相器120、146的连接构成用于输出逻辑积信号B4的第三电路。反相器118、164的连接构成用于输出逻辑积信号C4的第三电路。反相器154、180的连接构成用于输出逻辑积信号D4的第三电路。
此外，PWM电路100是基于最小限度为2个的输入信号而输出控制信号的硬件电路。由此，PWM电路100可通过简单的结构确保输出与输入信号对应的控制信号。而且，具有PWM电路100的电机驱动电路也能够集成化。
＝＝＝PWM电路的动作＝＝＝《输入信号的一个规格》参照图1、图2、图4说明本发明的电机驱动电路中使用的PWM电路的动作。图2是表示图1的主要部分波形的波形图。此外，在图2的波形中，输入信号IN1、IN2在期间TA、TB中将规定频率变化和高电平互补性重复进行。
首先，在期间TA中，输入信号IN1在第一电压(例如5V)和第二电压(例如0V)之间以规定频率矩形变化。输入信号IN2被固定为第一电压(以下称为高电平)。信号CL1(＝信号R2)是反转输入信号IN1的信号，信号R1(＝CL2)成为高电平。尽管信号CL1变化，但信号R1为高电平，所以D型触发器102始终被复位。即，信号A1为第二电压(以下称为低电平)。此时，信号A2、A3、A4也是低电平。另外，尽管信号R2变化，但信号CL2为高电平，所以D型触发器104不进行时钟动作。即，信号B1为低电平。此时，信号B2、B3、B4也是低电平。因此，控制信号OUT1、OUT4为低电平。
另一方面，信号CL3(＝信号R4)为低电平，信号R3(＝信号CL4)是不反转输入信号的信号。尽管信号R3变化，但信号CL3为低电平，所以D型触发器106不进行时钟动作。即，信号C1为低电平。此时，信号C2、C3、C4也是低电平。另外，由于信号R4为高电平，所以D型触发器108在信号CIA的下降定时进行时钟动作。即，信号D1为高电平。此时，信号D3是信号D1的上升沿从期间TA的开始定时起延迟期间TX的信号。信号D4是输入信号IN1的反转信号的上升沿从期间TA的开始定时起延迟期间TX的信号。因此，控制信号OUT3与信号D3相同，控制信号OUT2与信号D4相同。
由于控制信号OUT1、OUT2、OUT3、OUT4具有上述的关系，所以双极晶体管4以规定频率导通截止，双极晶体管6导通。因而，在端子10变为低电平(L)的同时端子12变为高电平(H)期间，将L方向的电流提供给线圈14。此外，在期间TX之前，双极晶体管4、6截止，端子10、12的阻抗为无限大(Z)。经过期间TX后，双极晶体管4、6对应控制信号OUT2、OUT3的变化而导通截止。特别是，双极晶体管4仍以输入信号IN1变化的定时导通截止。
接着，在期间TB中，输入信号IN1被固定为第一电压。输入信号IN2在第一电压和第二电压之间以规定频率矩形变化。信号CL1(＝信号R2)成为低电平，信号R1(＝信号CL2)为不反转输入信号IN2的信号。尽管信号R1变化，但信号CL1为低电平，所以D型触发器102不进行时钟动作。即，信号A1为低电平。此时，信号A2、A3、A4也是低电平。另外，由于信号R2为低电平，所以D型触发器104在信号CL2的下降定时进行时钟动作。即，信号B1为高电平。此时，信号B3是信号B1的上升沿从期间TB的开始定时起延迟期间TX的信号。信号B4是输入信号IN2的反转信号的上升沿从期间TA的开始定时起延迟期间TX的信号。因此，控制信号OUT1与信号B3相同，控制信号OUT4与信号B4相同。
另一方面，信号CL3(＝信号R4)是反转输入信号IN2的信号，信号R3(＝信号CL4)是高电平。尽管信号CL3变化，但信号R3为高电平，所以D型触发器106始终被复位。即，信号C1为低电平。此时，信号C2、C3、C4也是低电平。另外，尽管信号R4变化，但信号CL4为高电平，所以D型触发器108不进行时钟动作。即，信号D1为低电平。此时，信号D2、D3、D4也是低电平。因此，控制信号OUT3、OUT2变为低电平。
由于控制信号OUT1、OUT2、OUT3、OUT4具有上述的关系，所以双极晶体管2导通，双极晶体管8以规定频率导通截止。因而，在端子10变为高电平(H)、同时端子12变为低电平(L)期间，将R方向的电流提供给线圈14。此外，在期间TX之前，双极晶体管2、8截止，端子10、12的阻抗为无限大(Z)。经过期间TX后，双极晶体管2、8对应控制信号OUT2、OUT3的变化而导通截止。特别是，双极晶体管8仍以输入信号IN2变化的定时导通截止。
《输入信号的其他规格》参照图1、图3、图4说明本发明的电机驱动电路中使用的PWM电路的动作。图3是表示图1的主要部分波形的波形图。此外，在图3的波形中，输入信号IN1、IN2在期间TA、TB中将规定频率变化和高电平互补性重复进行。
首先，在期间TA中，输入信号IN1在第一电压和第二电压之间以规定频率矩形变化。输入信号IN2被固定为第二电压(以下称为低电平)。信号CL1(＝信号R2)是反转输入信号IN1的信号，信号R1(＝信号CL2)成为低电平。由于信号R1为低电平，所以D型触发器102在信号CL1的下降定时进行时钟动作。即，信号A1为高电平。此时，信号A3是信号A1的上升沿从期间TA的开始定时起延迟期间TX的信号。信号A4是输入信号IN1的上升沿从期间TA的开始定时起延迟期间TX的信号。因此，控制信号OUT1与信号A3相同，控制信号OUT4与信号A4相同。
另一方面，信号CL3(＝信号R4)为高电平，信号R3(＝信号CL4)是不反转输入信号的信号。尽管信号R3变化，但信号CL3为高电平，所以D型触发器106不进行时钟动作。即，信号C1为低电平。此时，信号C2、C3、C4也是低电平。另外，尽管信号CL4变化，但信号R4为高电平，所以D型触发器108始终被复位。即，信号D1为低电平。此时，信号D2、D3、D4也是低电平。因此，控制信号OUT3、OUT2变为低电平。
由于控制信号OUT1、OUT2、OUT3、OUT4具有上述的关系，所以双极晶体管2导通，双极晶体管8以规定频率导通截止。因而，在端子10变为高电平(H)、同时端子12变为低电平(L)期间，将R方向的电流提供给线圈14。此外，在期间TX之前，双极晶体管2、8截止，端子10、12的阻抗为无限大(Z)。经过期间TX后，双极晶体管2、8对应控制信号OUT1、OUT4的变化而导通截止。特别是，双极晶体管8仍以输入信号IN1变化的定时导通截止。
接着，在期间TB中，输入信号IN1被固定为第二电压。输入信号IN2在第一电压和第二电压之间以规定频率矩形变化。信号CL1(＝信号R2)成为高电平，信号R1(＝CL2)为不反转输入信号IN2的信号。尽管信号R1变化，但信号CL1为高电平，所以D型触发器102不进行时钟动作。即，信号A1为低电平。此时，信号A2、A3、A4也是低电平。另外，尽管信号R2变化，但信号CL2为低电平，所以D型触发器104不进行时钟动作。即，信号B1为低电平。此时，信号B2、B3、B4也是低电平。因此，控制信号OUT1、OUT4变为低电平。
另一方面，信号CL3(＝信号R4)是反转输入信号IN2的信号，信号R3(＝信号CL4)是低电平。由于信号R3为低电平，所以D型触发器106在CL3的下降定时进行时钟动作。即，信号C1为高电平。此时，信号C3是信号C1的上升沿从期间TB的开始定时起延迟期间TX的信号。信号C4是输入信号IN2的反转信号的上升沿从期间TA的开始定时起延迟期间TX的信号。因此，控制信号OUT3与信号C3相同，控制信号OUT2与信号C4相同。
由于控制信号OUT1、OUT2、OUT3、OUT4具有上述的关系，所以双极晶体管4以规定频率导通截止，双极晶体管6导通。因而，在端子10变为低电平(L)、同时端子12变为高电平(H)期间，将L方向的电流提供给线圈14。此外，在期间TX之前，双极晶体管4、6截止，端子10、12的阻抗为无限大(Z)。经过期间TX后，双极晶体管4、6对应控制信号OUT2、OUT3的变化而导通截止。特别是，双极晶体管4仍以输入信号IN2变化的定时导通截止。
＝＝＝PWM电路的效果＝＝＝在输入信号IN1、IN2互补性切换时，即期间TA和期间TB切换时，双极晶体管2、8和双极晶体管4、6仅在期间TX截止。由此，可防止电源VCC和接地VSS之间产生的电流贯通双极晶体管2、4和双极晶体管6、8的集电极发射极回路、使电机驱动电路误动作或损坏的问题。再有，由于期间TX利用了反相器的信号传递时间，所以可根据电机的规格而适当设定期间TX。
另外，在经过期间TX后，双极晶体管4、8仍以输入信号IN1、IN2变化的定时导通截止。由此，利用双极晶体管可高速PWM驱动电机(DC电机等)。
而且，PWM电路100利用图2和图3的任何一个的输入信号IN1、IN2进行动作。由此，可提供通用性高的电机驱动电路。
＝＝＝其他实施方式＝＝＝以上说明了本发明的电机驱动电路、集成电路、电机电路的驱动方法，但上述本发明的实施方式是为了容易理解本发明，而不是限定本发明。本发明可进行变更和改良而不脱离其宗旨，也当然包括本发明的等价物。
《排出端晶体管和吸入端晶体管》本实施方式中，以规定频率导通截止吸入端的双极晶体管4、8，但并不限定于此。例如，也可将排出端双极晶体管2、6以规定频率导通截止，对电机进行PWM驱动。
《控制电路》本实施方式中，控制电路16内设置的PWM电路100不限定于图1的电路。只要PWM电路100基于输入信号IN1、IN2可输出控制信号OUT1、OUT2、OUT3、OUT4就可以，也可使用IIL以外的电路技术。
根据本发明，可提供能够高速导通截止与线圈连接的排出端晶体管或吸入端晶体管的电机驱动电路。
权利要求
1.一种电机驱动电路，具有串联连接的第一排出端晶体管和第一吸入端晶体管；串联连接的第二排出端晶体管和第二吸入端晶体管；以及控制电路，基于以规定频率互补性变化的多个输入信号，将用于向所述第一排出端晶体管和所述第一吸入端晶体管的连接点与所述第二排出端晶体管和所述第二吸入端晶体管的连接点之间连接的线圈提供一方向或反方向电流的控制信号，提供给所述第一排出端晶体管、所述第一吸入端晶体管、所述第二排出端晶体管、所述第二吸入端晶体管；其特征在于，所述控制电路在所述多个输入信号互补性切换变化时，在所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中，将动作侧的晶体管截止规定时间，此后，在所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中，输出使动作侧一方的晶体管以所述输入信号的变化定时导通截止的控制信号。
2.如权利要求1所述的电机驱动电路，其特征在于，所述多个输入信号由第一输入信号、以及与所述第一信号互补性变化的第二输入信号构成。
3.如权利要求2所述的电机驱动电路，其中所述控制电路具有第一电路，输出以所述第一输入信号和所述第二输入信号互补性切换的定时进行变化的矩形信号；第二电路，将所述矩形信号的一方的变化从所述定时起延迟所述规定时间；以及第三电路，将所述第一输入信号和所述第二输入信号的变化从所述定时起延迟所述规定时间；其特征在于，在所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中，将动作侧一方的晶体管用所述第二电路的输出信号驱动，同时将动作侧的另一方的晶体管用所述第三电路的输出信号驱动。
4.一种集成电路，其特征在于，将权利要求1至3的电机驱动电路集成化。
5.一种电机电路驱动方法，该电机电路具有串联连接的第一排出端晶体管和第一吸入端晶体管；串联连接的第二排出端晶体管和第二吸入端晶体管；以及控制电路，基于以规定频率互补性变化的多个输入信号，将用于向所述第一排出端晶体管和所述第一吸入端晶体管的连接点与所述第二排出端晶体管和所述第二吸入端晶体管的连接点之间连接的线圈提供一方向或反方向电流的控制信号，提供给所述第一排出端晶体管、所述第一吸入端晶体管、所述第二排出端晶体管、所述第二吸入端晶体管；其特征在于，该方法包括以下步骤所述控制电路在所述多个输入信号互补性切换变化时，在所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中，将动作侧的晶体管截止规定时间，以及，在所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中，输出使动作侧一方的晶体管以所述输入信号的变化定时导通截止的控制信号。
全文摘要
提供一种电机驱动电路，可高速地导通截止与线圈相连的排出端晶体管或吸入端晶体管。该电机驱动电路具有串联连接的第一排出端晶体管和第一吸入端晶体管；串联连接的第二排出端晶体管和第二吸入端晶体管；以及控制电路。所述控制电路在多个输入信号互补性切换变化时，对所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中的动作侧的晶体管截止规定时间，此后，将用于以所述输入信号的变化定时导通截止所述第一排出端晶体管和所述第二吸入端晶体管或所述第二排出端晶体管和所述第一吸入端晶体管之中的动作侧一方的晶体管的控制信号输出。
文档编号H03K17/04GK1578101SQ20041004579
公开日2005年2月9日 申请日期2004年5月27日 优先权日2003年7月30日
发明者宇野寿一, 石川和义 申请人:三洋电机株式会社