专利名称：用于改善倍频性能的检测控制装置的制作方法
技术领域：
本发明涉及一种集成电路，特别涉及一种在集成电路中实现的倍频器电路。
背景技术：
倍频电路通常用在锁相环中用于合成与输入信号相位有关的时钟信号。低频时对输入信号的倍频可通过使用开关电容、差动放大器、具有不同发射区比率(W/L)的发射极耦合的晶体管对和使用由逻辑门与触发器实现的信号延迟来实现。
高频时对输入信号的倍频的实施就变得困难。
传统的对具有高频区内预定频率的输入信号进行倍频的方法包括使用输入信号IN与输入信号IN经四分之一周期相移后的信号的乘积的方法，和，使用长度为输入信号IN的波长的四分之一的微带线(micro strip line)和输入信号IN的二次谐波频率的方法。
然而，微带线并不能很容易地置入IC还不影响IC中其他元器件的工作和布局。
图1显示了传统的倍频电路，该倍频电路具有多个放大器11、13和19；移相器17；和乘法器15。放大器11和13放大输入信号IN，其工作在预定频率fo。信号IN从锁相环(PLL)的压控振荡器(VCO)输出。放大器13的输出信号I进入移相器17，该移相器对信号I移相π/2或90°形成信号Q。乘法器15将信号I与π/2相移后的信号Q相乘。乘法器15的输出是其频率为输入信号频率fo的两倍即2fo的信号。该信号经放大器19放大，放大后的信号施加到混频器的本机振荡器(LO)。
当I与Q的增益不匹配或两个信号I与Q在相位上不匹配时，图1中的电路就会存在问题。处理条件或温度的变化能导致上述不匹配。
而且，有源元件的非线性还会导致频率fo的谐波和调制频率分量。提供给混频器的LO(未示出)时，倍频信号的谐波可能对系统的灵敏度特性产生不利影响。
因此，需要有在高频区拥有改良倍频性能并且易于在集成电路(IC)中实现的倍频器电路。
还需要有即使在处理环境和温度发生变化时也能改善倍频性能的检测控制单元。
发明内容
提供了一种倍频器电路，该电路包括移相器、第一缓冲器、第二缓冲器、检测控制单元、第三缓冲器、第四缓冲器、乘法器和输出缓冲器。移相器响应于具有预定频率的输入信号输出与输入信号同相的第一信号和与输入信号有相位差的第二信号。第一缓冲器对第一信号进行滤波和缓冲，第二缓冲器对第二信号进行滤波和缓冲。检测控制单元响应第一信号、第二信号、第一缓冲器的输出信号和第二缓冲器的输出信号，检测第一信号与第二信号之间的相位差，并输出第一控制信号和第二控制信号。
第三缓冲器响应第一控制信号对第一缓冲器的输出信号进行缓冲。第四缓冲器响应第二控制信号对第二缓冲器的输出信号进行缓冲。
乘法器将第三缓冲器的输出信号与第四缓冲器的输出信号相乘。输出缓冲器对乘法器的输出信号进行缓冲。
第二信号与第一信号之间的相位差最好是90°左右，第四缓冲器的输出信号与第三缓冲器的输出信号之间的相位差最好是90°左右。
而且，第一与第二缓冲器的滤波器最好是高通滤波器，输出缓冲器的输出滤波器最好是带通滤波器。
为实现第二个目标提供了一种检测控制设备，用于响应具有预定频率的输入信号来控制与输入信号相位相同的第一信号和与输入信号存在相位差的第二信号参与乘法运算。该检测控制器包括相位检测器、转换器和驱动缓冲器。相位检测器响应第一和第二信号输出与第一信号和第二信号之间的相位差成正比的电压。转换器响应相位检测网络的输出电压产生与上述电压成正比的电流。驱动缓冲器响应第一与第二缓冲器的输出信号对转换器的输出信号进行缓冲，并输出用于控制第三缓冲器的第一控制信号和用于控制第四缓冲器的第二控制信号。
通过对下列附图的简介能更好地理解本发明，其中图1显示了传统的倍频电路；图2是根据本发明实施例的倍频器电路的原理框图；图3显示了图2中的相位检测器输出的波形图；图4是图2中电压-电流转换器的原理电路图；和图5是图2中驱动缓冲器的原理电路图。
具体实施例方式
要充分理解上述目的与本发明的优点，参照以下结合附图对优选实施例的阐述。
下面将通过参照附图对优选实施例的记述来详细说明本发明。图中相同的标号表示相同的元器件。
图2是根据本发明实施例的倍频器电路的原理框图。该倍频器电路包括移相器200、第一缓冲器210、第二缓冲器230、检测控制单元250、第三缓冲器215、第四缓冲器235、乘法器270和输出缓冲器290。
移相器200包括放大器201和移相网络203。放大器201放大输入信号IN的信号电平。信号IN以从VCO(未显示)输出的频率fo操作。通常，输入信号应保持在500mV或更高以便得到最小相位误差特征。
为使对频率等于或小于参考频率的噪声的传输最小，移相网络203输出第一信号in_I和第二信号in_Q，信号in_I与输入信号IN同相，这里称为“同相信号”，信号in_Q与输入信号IN不同相，这里称为“异相信号”。
第一缓冲器210对第一信号in_I进行滤波和缓冲。第一缓冲器210包括滤波器211和放大器(或限幅器)213。滤波器211最好是高通滤波器(HPF)，用于消除第一信号in_I中包含的低频噪声，经过高通滤波的信号输出给放大器213。
第二缓冲器230对与第一信号in_I有四分之一周期相移的第二信号in_Q进行滤波和缓冲。第二缓冲器230包括滤波器231和放大器(或限幅器)233。滤波器231最好也是高通滤波器，用于消除第二信号in_Q中包含的低频噪声，经过高通滤波的信号输出给放大器233。
图2中的检测控制单元250包括相位检测器251、电压-电流转换器253和驱动缓冲器255。
相位检测器251检测输入信号in_I与in_Q之间的相位差并提供电压Vd(t)，电压Vd(t)与上述两个信号之间的相位差成正比。电压Vd(t)输入给电压-电流转换器253，电流转换器253产生与电压Vd(t)成正比的电流。
根据本发明的本实施例，检测器检测第一信号in_I与第二信号in_Q的相位和频率。响应第一缓冲器210的差动输出信号QIIN和第二缓冲器230的差动输出信号QLIN，驱动缓冲器255输出第一差动控制信号I_OUT以控制第三缓冲器215和第二差动控制信号Q_OUT以控制第四缓冲器235。
根据本发明的另一实施例，检测控制单元可能包括用于检测相位和频率的相位-频率检测器(未显示)和驱动缓冲器255。
第三缓冲器215在驱动缓冲器255的第一差动控制信号I_OUT的控制下对第一缓冲器210的输出信号QIIN进行缓冲，并输出与输入信号IN同相的信号I。
第四缓冲器235在驱动缓冲器255的第二差动控制信号Q_OUT的控制下对第二缓冲器230的输出信号QLIN进行缓冲，并输出与输入信号IN存在π/2左右相位差的异相的信号Q。
这样，第一差动控制信号I_OUT或第二差动控制输出信号Q_OUT控制信号I或Q，以使两者之间存在π/2的相位差。第三缓冲器215和第四缓冲器235最好是放大器或限幅器。
为了使当由乘法器270的晶体管开关导致产生噪声时的谐波失真的增加或由输入信号in_I、in_Q或QIIN与QLIN的电平过大导致的谐波失真的增加最小，第一缓冲器210的放大器213、第三缓冲器215、第二缓冲器230的放大器233和第四缓冲器235将输入信号in_I与in_Q或QIIN与QLIN转换为电平补偿后的信号I和Q。乘法器270的输入信号I与Q的幅值匹配使与乘法器270的晶体管功率匹配时的负载影响最小。
乘法器270将第三缓冲器215的信号I即cosωt和与信号I存在π/2相移的第四缓冲器235的信号Q即cos(ωt-π/2)相乘。cosωt·cos(ωt-π/2)的积为cos2ωt。亦即，该信号的频率为输入信号IN的频率fo的两倍，即2fo。
输出缓冲器290对乘法器270的输出信号cos2ωt进行缓冲，并将频率为2fo的信号输出给混频器。输出驱动器290包括输出滤波器291和放大器293。输出信号cos2ωt除包括输入信号频率fo的倍频2fo外还包含一些谐波。因而，输出滤波器291包括中心频率为2fo的带通滤波器(BPF)291，用于滤除寄生谐波。通过BPF 291的信号2fo是混频器的LO信号，该信号输入给匹配放大器293泵激(pumping)。
图3显示了图2中相位检测器251的输出波形图。图3(a)显示了第一信号in_I的波形，其中Φ表示图3(b)中第一信号in_I与第二信号in_Q之间的相位差。图3(c)显示了相位差Φ为π/2时相位检测器251的输出Vd(t)，输出表示为DC电压改变/Vd(t)。DC电压的变化/Vd(t)可由相位检测器251的输出电压Vd(t)的改变控制。相移值通过驱动缓冲器255提供给乘法器270作为输入控制信号I_OUT和Q_OUT。
图3(d)显示相位差Φ小于参考相位π/2的情况，图3(e)显示相位差Φ大于参考相位π/2的情况。同样，/Vd(t)表示相位检测器251的直流电平。
图4是图2中电压-电流转换器253的原理电路图。电压-电流转换器253包括漏极接电流源40、栅极接参考电压Vref的nMOS晶体管43；漏极与栅极都接nMOS晶体管43的源极、源极与地电压相连的nMOS晶体管47；漏极接电流源40、栅极输入为相位检测器251的输出电压Vd(t)的nMOS晶体管41；漏极与栅极都接nMOS晶体管41的源极、源极接地的nMOS晶体管45。电压-电流转换器253的输出节点49与nMOS晶体管41的源极和nMOS晶体管45的漏极相连。
晶体管41和43的通断取决于Vd(t)或参考电压Vref，晶体管41和43根据其状态允许恒定电流流过。输出节点49的电压VB也根据输出电压Vd(t)的电平变化。
图5是图2中驱动缓冲器255的原理电路图。驱动缓冲器包括第一差动比较器60和第二差动比较器70。
第一差动比较器60响应电压-电流转换器253的输出信号VB和第一缓冲器210中放大器213的差动输出信号QIIN和QIINB，输出用于控制第三缓冲器215的第一差动控制信号I_OUT和I_OUTB。第二差动比较器70响应电压-电流转换器253的输出信号VB和第二缓冲器230中放大器233的差动输出信号QLIN和QLINB，输出用于控制第四缓冲器235的第二差动控制信号Q_OUT和Q_OUTB。
第一差动比较器60包括一端接电源电压VCC的电阻R1；一端接电源电压VCC的电阻R2；其集电极接电阻R1的另一端、栅极接收第一缓冲器210中放大器(或限幅器)213的差动输出信号QIIN和QIINB的第一晶体管51；其集电极接电阻R2的另一端、栅极接收接第一缓冲器210中放大器213的差动输出信号QIIN和QIINB的第二晶体管53；其栅极接收电压-电流转换器253的输出电压VB、漏极同时接第一晶体管51和第二晶体管53的发射极、源极与地电源VSS相连的nMOS晶体管55。第一晶体管51的集电极和第二晶体管53的集电极输出第一控制信号I_OUT和I_OUTB给第三缓冲器215。
第二差动比较器70包括一端接电源电压VCC的电阻R3；一端接电阻R3另一端的电阻R4；一端接电阻R3另一端的电阻R5；其集电极接电阻R4的另一端、栅极接收第二缓冲器230中放大器233的差动输出信号QLIN和QLINB的第三晶体管58；其集电极接电阻R5的另一端、其栅极接收第二缓冲器230中放大器233的差动输出信号QLIN和QLINB的第四晶体管59；其栅极接收电压-电流转换器253的输出电压VB、漏极同时接第三晶体管58和第四晶体管59的发射极、源极与地电源VSS相连的nMOS晶体管57。第三晶体管58的集电极和第四晶体管59的集电极输出第二控制信号Q_OUT和Q_OUTB给第四缓冲器215。
第一差动比较器60的差动输出信号I_OUT和I_OUTB响应于施加给nMOS晶体管55栅极的电压-电流转换器253的输出信号VB和第一缓冲器210的差动输出信号QIIN与QIINB确定。第一差动比较器60的差动输出信号I_OUT和I_OUTB输入给第三缓冲器215用于控制第三缓冲器215。
另外，第二差动比较器70的差动输出信号Q_OUT和Q_OUTB响应于施加给nMOS晶体管57栅极的电压-电流转换器253的输出信号VB和第二缓冲器230的差动输出信号QLIN与QLINB确定。第二差动比较器70的差动输出信号Q_OUT和Q_OUTB输入给第四缓冲器235用于控制第三缓冲器235。
这样，第三缓冲器215响应第一控制信号I_OUT和I_OUTB而输出与输入信号IN同相的信号I。
第四缓冲器235响应第二控制信号Q_OUT和Q_OUTB而输出与输入信号IN相位相差约π/2的异相的信号Q。
这样，第三缓冲器215的输出信号I和第四缓冲器235的输出信号Q被调整为具有约π/2的相位差，然后输入给乘法器270。乘法器将信号I和信号Q相乘并输出频率为输入信号频率(fo)二倍(2fo)的信号给混频器。
因此，移相网络203的信号in_I和in_Q的频率、温度或参数等条件的改变会导致信号I和信号Q在相位上的相应变化，这将使乘法器270在产生输入信号IN的倍频信号时的特性变坏。
为了补偿乘法器270的特性，相位检测器251输出与第一信号in_I和第二信号in_Q之间的相位差成正比的电压Vd(t)给电压-电流转换器253。
当有不同于参考相位π/2的相位差改变时，如图3所示，取决于相位改变Φ的DC电压变化使相位检测器251的Vd(t)改变，Vd(t)的改变导致控制信号I_OUT和Q_OUT的改变，从而补偿输入给乘法器270的信号I和信号Q的改变。这样，不管经过移相的信号的诸如频率、温度及参数等条件如何改变，都能得到恒定的倍频特性。
因此，根据本发明实施例的倍频器电路改善了与混频器LO信号有关的谐波即2fo信号的载波噪声比(CNR)。
如上所述，根据本发明优选实施例的说明性的倍频器电路由IC实现，并且不管温度及其他诸如处理等参数如何变化，都通过精密地将信号I与信号Q之间的相位差调整为π/2，来改善倍频性能。
尽管本文出于说明本发明的目的使用了一些特殊术语，但并不是要将本发明限制在该范围。因此，本技术领域的普通技术人员都能理解到，这些实施例的一些变型都包括在本发明的实质和范围内。相应地，本领域的技术人员可在不背离由所附权利要求书限定的范围和实质的情况下，对这些实施例作出修改。
权利要求
1.一种检测控制装置，用于响应具有预定频率的输入信号，控制与输入信号同相的第一信号和与输入信号异相的第二信号相乘，该检测控制装置包括相位检测器，用于输出与第一信号和第二信之间的相位差成正比的电压；转换器，用于生成与该电压成正比的电流；和驱动缓冲器，用于响应第一和第二缓冲器的输出信号对转换器的输出信号进行缓冲，分别缓冲第一和第二信号，并输出用于控制第三缓冲器的第一控制信号和用于控制第四缓冲器的第二控制信号。
2.根据权利要求1的检测控制单元，其中转换器包括第一MOS晶体管，其漏极接电流源，栅极接收参考电压；第二MOS晶体管，其漏极和栅极共接第一MOS晶体管的源极，源极与地电压相连接；第三MOS晶体管，其漏极接电流源，栅极接收相位检测器的输出电压；和第四MOS晶体管，其漏极和栅极共接第三MOS晶体管的源极，源极与地电压相连接，其中转换器的输出节点接第三MOS晶体管的源极。
3.根据权利要求1的检测控制单元，其中驱动缓冲器包括第一差动比较器，用于响应第一缓冲器的输出信号和转换器的输出信号，输出用于控制第三缓冲器的第一控制信号；和第二差动比较器，用于响应第二缓冲器的输出信号和转换器的输出信号，输出用于控制第四缓冲器的第二控制信号。
全文摘要
本发明涉及一种在集成电路中实现的倍频器电路。按照本发明的一种检测控制装置，用于响应具有预定频率的输入信号，控制与输入信号同相的第一信号和与输入信号异相的第二信号相乘，该检测控制装置包括相位检测器，用于输出与第一信号和第二信号之间的相位差成正比的电压；转换器，用于生成与该电压成正比的电流；和驱动缓冲器，用于响应第一和第二缓冲器的输出信号对转换器的输出信号进行缓冲，分别缓冲第一和第二信号，并输出用于控制第三缓冲器的第一控制信号和用于控制第四缓冲器的第二控制信号。通过采用本发明的检测控制装置，即使在处理环境和温度发生变化时也能改善倍频性能。
文档编号H03B19/14GK1627629SQ20041010032
公开日2005年6月15日 申请日期2001年7月10日 优先权日2000年9月26日
发明者金正镐 申请人:三星电子株式会社