专利名称：比较器与模数转换器的制作方法
技术领域：
本发明涉及用于比较信号电压和参考电压的比较器。特别地，它涉及一种将采样(Sampling)、放大(Amplify)、再生(Regenerate)、比较(Compare)等功能集成在一起的比较器(下文中称为SARC比较器)和具有该比较器的模数(下文中称为“A/D”)转换器。
背景技术：
众所周知的最简单和通用的A/D转换器如图1所示，它将输入的模拟信号进行快速编码并且将之转换为数字信号的闪速形式A/D转换器。它由四个部分组成参考电压产生模块，具有相同电阻值的电阻彼此串联连接，电阻之间各结点的电压作为相应于各转换数据的模拟参考电压；比较电路模块，比较器61~6n将从输入端41输入的模拟电压和n级参考电压进行比较；数字锁存电路，用于锁存保持比较器的输出结果；编码器模块，编码器43将存储的结果转换为某种形式的编码数字信号并输出。
在这种形式的A/D转换器中，比较器的速度决定了整个A/D转换器的转换速度，参考电压产生模块中串联电阻的个数以及比较电路模块中比较器个数，决定了整个A/D转换器的转换精度。例如，n＝255时，整个A/D转换器的转换精度为8比特，而n＝1023时，整个A/D转换器的转换精度为10比特。因此，为了转换具有更大比特数的数据，要求A/D转换器具有更多数量的电阻和比较器。电阻数目和比较器数目n与A/D转换器的比特数w之间的关系是n＝2w，可见每提高1比特的转换精度，电阻数量和比较器数量就必须加倍。在半导体集成电路的芯片面积中形成这种类型的A/D转换器时，每个比较器占据芯片的面积大小，决定了整个A/D转换器芯片面积大小。
发明内容
本发明就是为了解决前述两个问题而提出的，本发明提出了一种电路元件很少，速度很快的比较器，提供了电路元件很少，速度很快的A/D转换器。本发明提供的比较器的基本结构包括第一开关K1，它的一端来自输入信号；第一反相器INV1，它的输入端与所述第一开关K1的另一端相连；第二开关K2，它的一端来自参考电压；第二反相器INV2，它的输入端与所述第二开关K2的另一端相连；第三开关K3，它的一端与所述第一反相器INV1的输入端相连，另一端与所述第二反相器INV2的输出端相连；第四开关K4，它的一端与所述第二反相器INV2的输入端相连，另一端与所述第一反相器INV1的输出端相连。
本发明提供的比较器的基本结构与传统的比较器结构完全不相同，传统的比较器结构与传统的二级运算放大器结构类似，这种比较器结构电路元件多，速度越高要求功耗越大，同时面临较大失调电压的影响；本发明提供的比较器的基本结构电路元件少，它的功耗主要花费在放大和再生阶段，而这段时间是在时钟作用下瞬间完成工作即达到稳定，因此时间相当短暂，功耗很低，对速度要求远不如传统的比较器敏感。同时本发明提供的比较器的失调电压很小。
本发明提供的比较器的基本结构与斩波型比较器结构也完全不相同，在公开号为CN1388647A的专利中提供的斩波型比较器结构采用了电容元件，并且有一个开关跨接在反相器的输入输出端，在这个开关闭合期间，被这个开关跨接的反相器的输入输出端短接，流过电流很大，功耗相当高；本发明提供的比较器的基本结构中没有电容元件，也没有一个开关跨接在反相器的输入输出端，从而大大提高了比较器的速度，减少了电路的功耗，减少了比较器电路中元件数目。同时本发明提供的比较器的基本结构既可以单端输出又可以双端差分输出，其后的锁存器的设计可以相当灵活多样，也减少了电路元件数量。
在本发明提供的比较器的基本结构中，当第一开关K1和第二开关K2同时闭合时，而第三开关K3和第四开关K4同时打开，输入信号和参考电压被分别采样到第一反相器的输入端和第二反相器的输入端，并分别被第一反相器和第二反相器放大；当第一开关K1和第二开关K2同时打开时，第三开关K3和第四开关K4同时闭合，分别被第一反相器和第二反相器放大后的输入信号和参考电压被分别反馈到第二反相器的输入端和第一反相器的输入端进行再放大，即完成所谓的再生功能(下面称这个过程为“再生”)；由于第三开关K3和第四开关K4同时闭合后，第一反相器的输出连接到第二反相器的输入，同样第二反相器的输出连接到第一反相器的输入，形成了闭合回路，在闭合回路中的任何一点的信号经过回路一圈后都被正向放大，由于所有反相器的参数和特性完全一致，所有开关的参数和特性也完全一致，这样在闭合回路形成的瞬间，在第一反相器的输出端的信号和在第二反相器的输出端的信号中幅度大的信号经过闭合回路后占据上风，使整个闭合回路的状态稳定下来，从而使输出固定，完成比较功能。
在本发明第一实施例之基本结构的比较器中，第一反相器的输出可接任何结构的触发器DFF1作为数据寄存器或者锁存器，第二反相器的输出可接一个等效的负载，也可以接相同结构的元件。图2是第一反相器的输出接了一个D触发器的电路结构。
在本发明第二实施例之基本结构的比较器中，第一反相器的输出接第三反相器INV3的输入，第三反相器INV3的输出接第五开关K5的一端，第五开关K5的另一端接到第五反相器的输入，第五反相器的输出接到第七反相器的输入，第七开关K7的两端分别接到第五反相器的输入和第七反相器的输出。第五开关K5、第五反相器、第七反相器和第七开关K7构成一个数据寄存器或锁存器。如图3所示。当第一开关K1和第二开关K2同时闭合时，而第三开关K3和第四开关K4同时打开，第七开关K7和第八开关K8也同时闭合，开关K5和开关K6同时打开，输入信号和参考电压被分别采样到第一反相器的输入端和第二反相器的输入端，并分别被第一反相器和第二反相器放大，整个比较器的输出信号，也是第五反相器的输出信号，被第七反相器保持住；当第一开关K1和第二开关K2同时打开时，第三开关K3和第四开关K4同时闭合，第七开关K7和第八开关K8也同时打开，第五开关K5和第六开关K6同时闭合，分别被第一反相器和第二反相器放大后的输入信号和参考电压被再生、比较后从第一反相器的输出端输出比较结果。该比较结果通过第三反相器INV3、第五开关K5、第五反相器形成的通路输出数据。
在本发明第二实施例之基本结构的比较器中，第二反相器的输出可以只接一个与第三反相器INV3一样的第四反相器INV4，也可以根据应用需要在第四反相器INV4的输出接与第三反相器INV3输出端接的相同的一个数据寄存器或锁存器。如图3所示，第六开关K6、第六反相器、第八反相器和第八开关K8构成一个数据寄存器或锁存器。
在本发明第二实施例之基本结构的比较器与第一实施例相比，除了它本身基本结构的优点之外，它还能减少所述数据寄存器或锁存器的元件数量，简化电路结构。
参照附图会更好地理解下面公开的本发明，其中图1为显示通用的闪速形式A/D转换器例子的电路方框2为显示本发明基本结构的比较器电路3为显示本发明第一实施例的比较器电路4为显示本发明第二实施例的比较器电路5为显示本发明第一实施例的比较器工作时序6为显示本发明第二实施例的比较器工作时序7为显示本发明第三实施例的A/D转换器的电路方框图具体实施方式
现在考察附图，图3为显示本发明第一实施例的比较器电路图。如图3所示，本发明第一实施例的比较器电路包括信号电压输入端1，参考电压输入端10，开关2和5，反相器3，开关9和6，反相器7，触发器27，时钟信号电压输入端30，电容31，输出端28和29。
模拟信号电压通过信号电压输入端1加到开关2上，用作比较的参考电压通过参考电压输入端10加到开关9上。开关2和9分别用于模拟信号电压和参考电压的采样开关，它们在一个时钟周期的某一段时间中同时分别采样模拟信号电压和参考电压到反相器3和7的输入端。
反相器3和7分别将输入的模拟信号电压和参考电压放大，并将放大后的信号电压分别送到开关6、电容31和开关5、触发器27上。
开关6和5在一个时钟周期中的与开关2和9打开的相同时间段中同时分别将反相器3的输出端和7的输入端以及反相器7的输出端和3的输入端相连，使分别被反相器3和7放大后的模拟输入信号电压和输入参考电压被再生、比较后从反相器3的输出端输出比较结果。
触发器27的数据输入端与反相器7的输出端相连，在与开关6和5闭合时的相同时钟Φ2作用下将触发器27的数据输入端的数据输出到输出端28和29。开关2和9的打开和闭合操作由控制信号Φ1控制，在控制信号Φ1的逻辑电平为H时，开关2和9闭合；在控制信号Φ1的逻辑电平为L时，开关2和9打开。开关6和5的打开和闭合操作由控制信号Φ2控制，在控制信号Φ2的逻辑电平为H时，开关6和5闭合；在控制信号Φ2的逻辑电平为L时，开关6和5打开。触发器27对它的数据输入端的数据作输出操作，还是对它的数据输出端的数据作保持操作，是由控制信号Φ2控制，在控制信号Φ2的逻辑电平为H时，触发器27对它的数据输入端的数据作输出操作；在控制信号Φ2的逻辑电平为L时，触发器27对它的数据输出端的数据作保持操作。
比较器的工作情况描述如下。图5为显示本发明第一实施例的比较器工作时序图。首先，在图5中从t1到t2期间，控制信号Φ1的逻辑电平为H，控制信号Φ2的逻辑电平为L，模拟信号电压通过信号电压输入端1加到开关2上，用作比较的参考电压通过参考电压输入端10加到开关9上，模拟信号幅度从t1时刻低于参考电压幅度，到t2时刻高于参考电压幅度，开关2和9在控制信号Φ1的逻辑电平为H期间采样，并在t2时刻采样结束；从t2到t3期间，控制信号Φ1的逻辑电平变为L，控制信号Φ2的逻辑电平为H，此时从反相器3、开关5、反相器7、开关6的闭合回路形成，发生信号电压和参考电压的再生和比较作用，反相器7输出经过短暂的上升延迟后变为高，反相器3输出首先经过短暂的上升延迟后变为下降延迟，最后为低电平。比较器的最终输出是触发器27在控制信号Φ2的逻辑电平从H变为L时，对它的数据输入端的数据作输出操作得到。
如上所述，本发明第一实施例的比较器基本结构相对斩波型比较器结构减少了电容元件和一个跨接在反相器输入输出端的开关，不但大大提高了比较器的速度，而且缩小了硬件的元件数量。当将本发明第一实施例的比较器基本结构用于前述闪速式A/D转换器中时，若n＝1023，即10比特分辨率，则可以减少1023个了电容元件和1023个跨接在反相器输入输出端的开关元件，并且更进一步当这些开关元件用CMOS结构实现时，可以节省2046个晶体管。
下面参照图4，图4为显示本发明第二实施例的比较器电路图。本发明第二实施例的比较器相对本发明第一实施例的比较器而言，不同之处在于反相器3后的电容元件由反相器11代替，反相器7后的触发器由与反相器11相同的反相器19代替，在反相器11和19后分别接由开关12、反相器14、开关18、反相器17和开关20、反相器22、开关26、反相器25组成的锁存器。除了上述元件之外，其它的元件都与第一实施例中的元件完全相同，并且用相同的参考标号表示，以省略对相同元件的详细说明。
开关2，9，18，26的打开和闭合操作由控制信号Φ1控制，在控制信号Φ1的逻辑电平为H时，开关2，9，18，26闭合；在控制信号Φ1的逻辑电平为L时，开关2，9，18，26打开。
开关6，5，12，20的打开和闭合操作由控制信号Φ2控制，在控制信号Φ2的逻辑电平为H时，开关6，5，12，20闭合；在控制信号Φ2的逻辑电平为L时，开关6，5，12，20打开。
比较器的工作情况描述如下。图6为显示本发明第二实施例的比较器工作时序图。首先，在图6中从t1到t2期间，控制信号Φ1的逻辑电平为H，控制信号Φ2的逻辑电平为L，开关18，26闭合，开关12，20打开，比较器的最终输出通过信号输出端16被保持住，它的互补输出也通过信号输出端24被保持住。从t2到t3期间，控制信号Φ1的逻辑电平变为L，控制信号Φ2的逻辑电平为H，开关12，20闭合，开关18，26打开，反相器11的输出经过一段时间的从高电平到低电平的转换而达到低电平的稳定状态，比较器的最终输出是反相器22在控制信号Φ2的逻辑电平从L变为H后的很短时间里，对反相器11的数据输出端的数据作反相输出操作得到。
通常情况下，图4中显示的本发明第一实施例的比较器中的触发器是由第二实施例中两个从开关12、反相器14、开关18、反相器17组成的锁存器前后串接起来形成的，而在第二实施例中仅用一个反相器11或19就代替了这两个串接起来的锁存器的前一个。可见在本发明第二实施例之基本结构的比较器与第一实施例相比，除了它本身基本结构的优点之外，它还能减少所述数据寄存器或锁存器的元件数量，简化电路结构。在本发明第二实施例之基本结构的比较器中，反相器19后的由开关20、反相器22、开关25、反相器26组成的锁存器可以根据应用的需要被去掉或保留。
以下参照图7，图7为显示本发明第三实施例的A/D转换器的电路方框图。如图7所示，本发明第三实施例的A/D转换器包括模拟信号电压输入端40、梯形电阻41，比较器51~5n(n为自然数)，数字锁存器61~6n(n为自然数)，编码器71，数字信号输出端81。
对每个单个的比较器51~5n，使用的是图3所示的的本发明第二实施例的比较器。
比较器51~5n中的任何一个都包括信号电压输入端1，并且通过模拟信号电压输入端40将同样的模拟信号电压分别输入到各信号电压输入端1。
梯形电阻41用作电压分压装置，它利用一组串联连接的电阻将高电平参考电压Vref+和低电平参考电压Vref-之间的电位差分为n级彼此不同的电压差，并且将最终的各参考电压分别加给比较器51~5n的相应参考电压输入端10。数字锁存器61~6n接收比较器51~5n的比较结果，再将它们传送给编码器71，经过编码后得到与所述比较结果相应的编码，并将最终编码的数字信号输出到数字信号输出端81。
如上所述，按照本发明第三实施例的A/D转换器的结构，将本发明第二实施例的比较器用于每个比较器51~5n，同时减少了A/D转换器中电路元件的数量。虽然将本发明第二实施例的比较器用于本发明第三实施例的A/D转换器中每个比较器51~5n，但是作为替换，也可以使用本发明中第一实施例的比较器。使用本发明第二实施例的比较器的最终效果与使用本发明中第一实施例的比较器产生的最终效果相同。
本发明提供一种提高了比较速度的比较器，减少了比较器电路中元件数目。同时本发明提供的比较器的基本结构既可以单端输出又可以双端差分输出，其后的锁存器的设计可以相当灵活多样，也减少了电路元件数量。另外，作为本发明的一种应用，还实现了一种A/D转换器。
权利要求
1.一种比较器，包括第一开关K1，它的一端来自输入信号；第一反相器INV1，它的输入端与所述第一开关的另一端相连；第二开关K2，它的一端来自参考电压；第二反相器INV2，它的输入端与所述第二开关的另一端相连；第三开关K3，它的一端与所述第一反相器的输入端相连，另一端与所述第二反相器的输出端相连；和第四开关K4，它的一端与所述第二反相器的输入端相连，另一端与所述第一反相器的输出端相连。
2.根据权利要求1所述比较器，其特征在于，当所述第一开关和所述第二开关同时闭合时，所述第三开关和所述第四开关同时打开，输入信号和参考电压被分别输入到所述第一反相器的输入端和所述第二反相器的输入端，实现采样功能。
3.根据权利要求1所述比较器，其特征在于，当输入信号和参考电压被分别输入到所述第一反相器的输入端和所述第二反相器的输入端时，所述第一反相器和所述第二反相器作为放大器分别对输入信号和参考电压进行放大，实现放大功能。
4.根据权利要求1所述比较器，其特征在于，当所述第一开关和所述第二开关同时打开时，所述第三开关和所述第四开关同时闭合，所述第一反相器的输出信号经过所述第四开关到达所述第二反相器的输入端，所述第二反相器的输出信号经过所述第三开关到达所述第一反相器的输入端，并且分别被所述第二反相器和所述第一反相器进一步放大，实现再生功能。
5.根据权利要求1所述比较器，其特征在于，当所述第一开关和所述第二开关同时打开时，所述第三开关和所述第四开关同时闭合，所述第一反相器的输出信号经过所述第四开关到达所述第二反相器的输入端，所述第二反相器的输出信号经过所述第三开关到达所述第一反相器的输入端，并且分别被所述第二反相器和所述第一反相器进一步放大，这些被进一步放大的信号幅度相差悬殊，在被放大和传输过程中幅度大的信号很快占据上风，使所述第二反相器和所述第一反相器的输出端达到稳定状态，实现输入信号和参考电压的比较功能。
6.一种模数转换器，包括多个比较器，用来接收同一个信号电压，每个所述比较器包括第一开关K1，它的一端来自输入信号；第一反相器INV1，它的输入端与所述第一开关的另一端相连；第二开关K2，它的一端来自参考电压；第二反相器INV2，它的输入端与所述第二开关的另一端相连；第三开关K3，它的一端与所述第一反相器的输入端相连，另一端与所述第二反相器的输出端相连；和第四开关K4，它的一端与所述第二反相器的输入端相连，另一端与所述第一反相器的输出端相连。分压单元，用来将参考电压分压后加给所述每个比较器；和编码器，用以接收所述每个比较器的输出，并且输出编码的数字信号。
全文摘要
一种通过采样(Sampling)、放大(Amplify)、再生(Regenerate)、比较(Compare)实现比较器功能的比较器(下文中称为SARC比较器)，用于模数(下文中称为“A/D”)转换器。所述比较器通过第一个开关K1和第一个反相器INV1的输入端实现采样功能，通过第一个反相器INV1实现放大功能，通过第四个开关K4和第二个反相器INV2实现再生功能，通过第一反相器INV1和第二反相器INV2以及第三个开关K3和第四个开关K4实现比较和锁定比较结果的功能。所述比较器通过第一个开关K1和第一个反相器INV1采样输入信号，通过第二个开关K2和第二个反相器INV2采样参考信号，所述比较器通过较少的晶体管数目，获得较高比较精度和比较速度。
文档编号H03M1/34GK1677871SQ20051002542
公开日2005年10月5日 申请日期2005年4月26日 优先权日2005年4月26日
发明者曹先国 申请人:曹先国