专利名称：一种可校准的比较装置及使用其的模拟数字转换器的制作方法
技术领域：
本发明是关于一种比较装置以及使用其的模拟数字转换器，其为可适性的背景式校准装置。
背景技术：
随着通讯网络频宽不断地增加，使得前端模拟数字转换器
(analog-to-digital converter, ADC)的转换率必须不断地4是升，来达到整体系统的需求。快闪模拟数字转换器(flash ADC)为最常被使用来实现高速取样的模拟数字转换器的架构。图1为快闪模拟数字转换器的电路图。请参照图1,快闪模拟数字转换器100包含2L1个比较器，用以将取样信号Vi与不同的参考电压Vr进行比较，且快闪模拟数字转换器亦包含编码器110，其执行万兹泡预防(bubble prevent ion)及转换温度码(thermal code)为二进制码。快闪模拟数字转换器100其本身的限制包含有参考阶梯阻值的制程变异、2"-1信号路径之间不协调、以及比较器内临界电压不协调等问题。
在适度精确度下，例如6~8位，参考阶梯阻值的制程变异并非影响模拟数字转换器100的运作的主要问题。而在比较器阵列之前配置前端专用的追踪与保持放大器(track-and-hold amplifier),也可以解决信号传播延迟不协调的问题以及选通频率信号(strobe clock s ignal)的同步问题。一4殳而言，比较器包含有前置放大器(preamplifier)及闩锁器(latch)。其一解决比
较器间临界电压不协调问题的方式为扩大前置放大器的尺寸，以使比较器能于闩锁器之前即获得足够的累进增益(accumulative gain)，进而降低闩锁器内偏移电压(offset voltage)的影响。
图2为应用于快闪模拟数字转换器的背景式比较器偏移校准技术的电路图，其揭示于美国专利公告号第7, 064, 693号专利案。请参照图2，随机式短切比较器(random cho卯ing comparator) 200包含有比较器210及断路器(chopper) CHP1 ~CHP2，其中比较器210的偏移电压Vos为未知的。断路器CHP1 ~ CHP2分别有两种状态在顺向状态时，输入信号Vi及Vr分别连4妄至比较器210的两输入端，而比较器210所输出的数字信号Di即为输出信号Dc;在逆向状态时，输入信号Vi及Vr反向，且二者分别连接至比较器210的两输入端，此时比较器210所输出的数字信号M亦反相，且作为输出信号Dc。其中，断路器CHPl及CHP2受控于一随机序列q[k],此随机序列产生顺向信号跟逆向信号的机率分别为50%。
在此专利案中定义了相关变量"U，，，其可用来校准偏移电压Vos。当输出信号Dc为'T，且q[k]为"顺向"时，相关变数"U，，为"+l"。当输出信号Dc为T且q[k]为"逆向"时，相关变数"U"为"-1"。而当输出信号Dc为"0"时，相关变数"U，，为"0"。通过断路器CHP1及CHP2之间的运作，校准处理器220会累加此相关变量"U"，而此相关变量"U"的累加可以反映出偏移电压Vos的值，以及可估测出偏移电压Vos的极性。藉此，校准处理器220便以微小固定量来增加或者减少偏移电压Vos,藉以校准偏移电压Vos。
上述专利案所揭示的校准技术为背景式数字校准方法，因而所需的模拟元件花费较少。然而，此校准技术为基于统计的基础，其所需的输入信号须符合不变动的统计量，且其达到稳态运作状态的时间亦较为緩慢。为了减少功率的消耗，发展具有校准功能的高速模拟数字转换器为必然的趋势。
发明内容
本发明提供一种可校准的比较装置及使用其的模拟数字转换器。此比较装置无须设想输入信号的统计量，即可校准比较器的偏移电压，并且进行比较功能的运作。此比较装置适用于高速模拟数字转换器，尤其是快闪模拟数字转换器。采用上述比较装置的模拟数字转换器于实现上的尺寸可最小化，以寻求较低的功率消耗，且能在数字领域中以可适性背景式校准技术来探讨及处理模拟准确性问题。此外，此模拟数字转换器具有较短的稳定时间，使得模拟數字转换器在面对制程、电压以及温度变异(PVT variation)时能有更强健的表现。
本发明提出 一种可校准的比较装置。比较装置包括第 一及第二比较器、短切开关单元、积化和差调制单元以及第一及第二补偿单元。第一比较器将其第一输入端的信号与其第二输入端的信号进行比较，并产生第一比较结果。在第一期间，短切开关单元分別传送第一及第二信号至第一比较器的第一及第二输入端，而在第二期间，短切开关单元分别传送第一及第二信号至第一比较器的第二及第一输入端。第一补偿单元依据第一数字句柄(DataCommunications Channel)以及步阶值，补偿第三信号，此第三信号为从短切开关单元输出至第一比较器的第一输入端的信号。第二比较器将第二信号与补偿信号进行比较，并产生第二比较结果。第二补偿单元依据第二信号句柄以及步阶值，补偿第一信号，并且据以产生上述的补偿信号。积化和差调制单元依据短切开关单元的运作状态，计算第一比较结果与第二比较结果之间的差分码，并且产生第一数字句柄及第二数字句柄，藉以补偿第一及第二比较器的偏移电压。
本发明还提供一种可校准的模拟数字转换器。此模拟数字转换器包括上述的比较装置。
本发明的可校准的比较装置以及使用其的模拟数字转换器为观察两具相同输入信号的比较器所解析出的比较结果，并采用积化和差调制单元从错误码样本中撷取信息，其中错误码样本意指比较器解析出不同的比较结果。接着，依据积化和差调制单元的输出(亦即数字句柄)，来调整比较器的临界电压，进而消除比较器的偏移电压，并进行比较功能的运作。而采用上述比较装置的模拟数字转换器可以降低高速转换器的功率消耗与转换准确度之间取舍的交换程度。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1为快闪模拟数字转换器的电路图。
图2为传统背景式比较器偏移校准技术的电路图。
图3A为具有相同输入信号及参考电压的两比较器的电路图。
图3B为具有偏移电压的比较器的输出信号对输入信号影响的示意图。
图4为本发明的一实施例的比较装置的电路图。
图5A为本发明的一实施例于第一期间比较器的临界电压变化的示意图。图5B为本发明的一实施例于第二期间比较器的临界电压变化的示意图。图6A为本发明的一实施例的模拟数字转换器的电路图。图6B为本发明实施例图6A中模拟数字转换器的时序图。[主要元件标号说明]Vr、 VREF:参考信号
Vi、 VIN:输入信号
Vos、 VS1、 VS2、 Vosl、 Vos2:偏移电压 Strobe:选通信号 CHP1 CHP2:断路器 q[k]:随机序列
Dc、 C1 C2、 DT一1 ~DT—2N-1:输出信号
VI、 V2、 Sl、 Sl， 、 VI， 、 D_out:信号
VC1、 Ve2:补偿值
DCC—1、 DCC-2:数字句柄
D一l、 D_2:比较结果
De:差分码
CH、 CH—0~CH —2:控制信号
△ V/2:步阶值
Vth—l~Vth-2:临界电压
Vos—AVG:临界偏量
Vref-1~ Vref —2N-1:参考电压
CA_0-CA—2N-1:开关信号
S—0~S_2N-1、 SW_0~SW_2N-1:开关
100、 600:模拟数字转换器
110:解码器
200、 310、 320、 CMP-0-CMP—2N-1:比较器
220:校准处理器
400、 600—1 - 600—N:比较装置
410:短切开关单元
420:第一补偿单元
421、 431、 444 - 446:乘法器
422、 432、 441:计算器 430:第二补偿单元 440:积化和差调制单元 442 - 443:累加器620:电阻器
具体实施例方式
图3A为具有相同输入信号Vw及参考电压V,的两比较器的电路图。图 3B为具有偏移电压的比较器的输出信号对输入信号影响的示意图。请参照图 3A与3B,比较器310及320分别具有不同的偏移电压Vs,及Vs2,也就是说比 较器310的临界电压Vt'等于(VREP+VS1)，而比较器320的临界电压等于(VREF+VS2)。 在此假设临界电压Vn大于临界电压VT2。倘若输入信号VIN大于(VREF+VS1),则 比较器310的输出信号CI具有逻辑高电平('T，)，且比较器320的输出信 号C2亦然。倘若输入信号Vm小于(VREF+VS2)，则比较器310的输出信号Cl具 有逻辑低电平(),且比较器320的输出信号C2亦然。当输入信号VIN 落在两个临界电压Vt,及Vn之间时，比较器310的输出信号Cl具有逻辑低电 平("-1"),且比较器320的输出信号C2具有逻辑高电平('T，)。由于偏 移电压会影响比较器的输出，因此本发明的实施例提出硬件架构来消除比较 器的偏移电压。
图4为本发明的一实施例的比较装置的电路图。请参照图4,比较装置 400包括比较器CMP —1及CMP-2、短切开关单元410、补偿单元420及430、 以及积化和差调制单元440。比较器CMP—1及CMP-2分别具有不同且固定的 偏移电压Vosl及Vos2，但此二偏移电压Vosl及Vos2为未知的。比较器CMP一1 及CMP—2各自具有第一输入端(即非反相端)、第二输入端(即反相端)以及输 出端。短切开关单元410依据控制信号CH而切换比较装置400至第一期间及 第二期间的操作状态。在此假设当控制信号CH具有逻辑高电平("1")时， 比较装置400会切换至第一期间的操作状态，而当控制信号CH具有逻辑低电 平()时，比较装置400切换至第二期间的操作状态。
在第一期间(CH- "r，)，短切开关单元410分别传送第一信号Vl及第二 信号V2至比较器CMP —1的第一输入端及第二输入端。在第二期间(CH= "-1")， 短切开关单元410将第一信号VI及第二信号V2反向，亦即短切开关单元410 分别传送第一信号VI及第二信号V2至比较器CMP—1的第二输入端及第一输 入端。此时，由于短切开关单元410将第一信号V1及第二信号V2反向，因 此比较器CMP-1的比较结果D-1会反相。在本实施例中，第一信号V1及第二 信号V2分别作为输入信号及参考信号。而比较装置400还包括控制单元(未绘示)，用以提供上述的控制信号CH。
理论上来说，在第一期间(CH- 'T，)，比较器CMPl—及CMP-2的第一输 入端及第二输入端为会分别接收到第一信号VI及第二信号V2,且二者应解 析出相同的比较结果D_ 1及D-2。若比较器CMP1 _及CMP_2解析出不同的比较 结果，则表示比较装置400受比较器CMP1—及CMP—2偏移电压Vosl及Vos2 的影响而解析错误，因此本实施例通过校准偏移电压，使比较装置400能正 常地进行比较功能的运作。
补偿单元420耦接于短切开关单元410与比较器CMP-1的第一输入端的 间。补偿单元420包括乘法器421及计算器422。补偿单元420以一补偿值 VCI将从短切开关单元410输出至比较器CMP_ 1的第 一输入端的信号S1进行补 偿，而此补偿值Vn为数字句柄DCC-l乘上步阶值AV/2所获得之。因此，补 偿单元420可据以产生经调整的信号S1，至比较器CMP—1的第一输入端，藉 以调整比较器CMP—1的临界电压Vth-l。接着，比较器CMP —1将第一输入端 的信号与第二输入端的信号进行比较，并且产生比较结果D_l。在此，依控 制信号CH而定，信号Sl可以是第一信号VI或者第二信号V2。
同样地，补偿单元430耦接于积化和差调制单元与比较器CMP—2的 第一输入端之间。补偿单元430包括乘法器"1及计算器432,补偿单元430 以补偿值12将第一信号VI进行补偿，而此补偿值Vn为数字句柄DCC—2乘上 步阶值AV/2所获得之。因此，补偿单元430据以产生补偿信号VI，至比较 器CMP-2的第一输入端，藉以调整比较器CMP—2的临界电压Vth_2。接着， 比较器CMP-2将补偿信号VI，与第二信号V2进行比较，并且产生比较结果 D—2。
在本发明的另一实施例中，补偿单元420及430可以采用两个别的数字 模拟转换器(digital-to-analog converter)来实现，其中各数字模拟转换器 具有厶V/2的最低有效位(least significant bit, LSB),且数字句柄DCC —1 及DCC—2分别为两数字模拟转换器的数字输入。
积化和差调制单元440依据短切开关单元"0的操作状态，例如控制 信号CH,计算比较结果D—1与D_2之间的差分码De,并分别产生数字句柄 DCC—1及DCCL2给比较器CMP—1及CMP_2。请参照图4，积化和差调制单元 440包括计算器441、累加器"2~ 443以及乘法器444 ~"6。乘法器444耦 接比较器CMP —1的输出端，并且将比较结果D-1与控制信号CH相乘。由于控
10制信号CH具有两种逻辑电平，亦即"1"或"-1",乘法器444依据控制信号 CH,产生比较结果D—1或者经反相的比较结果DJ，。计算器441计算乘法器 "4的输出与比较器CMP — 2的比较结果D—2之间的差分码De，其中乘法器444 的输出与比较器CMP_ 1的比较结果D_ 1相关。
乘法器445耦接计算器441，其为将差分码De与控制信号CH进行乘法 运算。控制信号CH具有两种逻辑电平，亦即"1"或"-1"，因此乘法器445 会依据控制信号CH的不同，而输出差分码De或者经反相的差分码De，。累 加器442将差分码De与控制信号CH的乘积(亦即乘法器445的输出)进行累 加，并且输出数字句柄DCC-1至该补偿单元420。乘法器446用以将差分码 De乘上-1,而累加器443将差分码De与-1的乘积(亦即乘法器446的输出) 进行累加，并且输出数字句柄DCC—2至补偿单元430。
在本实施例中，作为输入信号的第一信号VI可以是摆动电压(swing voltage),因此比较结果D—l及D-2会随着第一信号VI而改变，且比较结果 D-l及D_2可能具有相同逻辑电平或者不同的逻辑电平。在第一期间(CH-'T，),倘若比较结果D-l及D-2具有相同逻辑电平，例如D—1=D_2= T 或者D—1=D—2= "-l，，，则比较结果D—1与D—2之间的差分码De为0，且累加 器442及443分别维持(或者记录)先前的数字句柄DCC—1及DCC—2。倘若比 较结果D-1及D-2具有不同的逻辑电平，例如D—1= "1" ， D—2= "-1"或者 D_l= "-I" , D—2= "l，，，则累加器442累加比较结果D-l与D_2之间的差分 码De，亦即"2"或者"-2"，并且产生数字句柄DCC-1。乘法器446将差分 码De乘上-l，因此累加器443的运作相反于累加器442。换句话说，累加器 443将比较结果D-l与D-2之间经反相的差分码De，进行累加，并且产生数 字句柄DCC-2。在积化和差调制单元"0中，计算器"1可采用1位加法器 来实现之，且乘法器444 - 446也可以l位乘法器实现之，因此仅需使用简单 逻辑闸便可实现。
在第一期间，短切开关单元410分别传送第一信号VI及第二信号V2至 比较器CMP_1的第一输入端及第二输入端。请参照图4,假使D—1= 'T，且 D — 2= "-1"出现时，则表示比较器CMP—1的临界电压Vth一l小于比较器CMP一2 的临界电压vth—2。在此期间，积化和差调制单元内的累加器442累加 差分码De "2"，且数字句柄DCC—1亦随之增加2。补偿单元"0以额外的两 个最低有效位(亦即AV)来减少信号Sl(在此为第一信号Vl)。另一方面，补偿单元"0通过累加器WS以额外的两个最低有效位(亦即AV)来增加第一信 号VI。对比较器CMP—I而言，在第一期间将第一信号VI减少补偿值Vu可以 视为将比较器CMP-1的临界电压Vth-l以此补偿值Vu等效地增加。同理类推， 对比较器CMP—2而言，在第一期间将第一信号VI增加补偿值L可以视为将 比较器CMP—2的临界电压Vth_2以此补偿值Vu等效地减少。在上述可适性地 调整两比较器的临界电压后，两比较器对于任何第一信号C1皆会解析出相同 的码(亦即比较结果)，换言之，二者达稳定状态。此时，比较装置400完成 两比较器偏移电压的校准，并且正常地进行比较功能的运作，其中两比较器 其一的比较结果可作为比较装置400的输出。
在本发明另一实施例中，可以省略积化和差调制单元440内的乘法器 446,而计算器432的输入端(耦接乘法器431)的极性由"_，，改变为"+，，。
只要两比较器CMP-1及CMP_2解析出不同的码(亦即比较结果)，积化和 差调制单元440内的累加器442及443便会持续的运作。在数学上，比较器 CMP_1及CMP—2的临界电压Vth—1与Vth—2分别以下列等式表示之
附—U2 + Kcwl + Fc, =r2 + , + (AF/2)xt(H-D — 2,)
,'=i
糊—2 = F2 + F(w2-rc2 =F2 + F( 2-(AF/2)x力(Z)一1, -Z)一2,)
假设步阶值△ V足够小，在达稳定状态后，比较器CMP— 1的临界电压Vth一 1 会与比较器CMP_2的临界电压Vth—2相同，而比较结果D_l及D—2便会具有 相同逻辑电平。图5A为本发明的一实施例于第一期间比较器的临界电压变化 的示意图。请参照图5A，在第一期间，当积化和差调制单元440内的累加器 442及443稳定时，通过比较装置400持续地运作，比较器CMP—1及CMP一2 的临界电压Vth-l及Vth—2会被平均且等值。此时，重写上述的等式如下
刚—1 =糊_ 2 = y 2 + (歸+ Fcw2) / 2 = F 2 +_
其中，rc,:rC2=(^w2—&竭/2。
在第二期间(c^ "-r )，短切开关单元4io分别传送第一信号vi跟第
二信号V2至比较器CMP—1的第二输入端及第一输入端。此时，比较器CMP一1的比较结果D—1会反相。如上述第一期间的运作^又述，积化和差调制单元440记录着数字句柄DCC-1及DCC-2。图纟B为本发明的1实施例于第二期间比较器的临界电压变化的示意图。请参照图5B,当短切开关单元410将第一信号VI与第二信号V2反向时，比较器CMP-1的临界偏量Vos_AVG亦会反相，且比较器CMP-1的临界电压Vth — l镜像映像至V2-(Vosl+Vos2)/2。第二期间与第一期间的运作相同。这也就是说，比较器CMP-1及CMP-2的临界电压Vth—1与Vth_2于第二期间再次地平均，且达稳定状态后，可消除偏移电压。
为使本领域技术人员能轻易地施行本发明实施例的比较装置400,将另举一实施例叙述采用上述比较装置的模拟数字转换器(analog-to-digitalconverter)。图6A为本发明的一实施例的模拟数字转换器的电路图。请参照图6A，以N位模拟数宇转换器600为例，模拟数字转换器600包括多个比较装置600—1 ~ 600_N,用以将模拟的输入电压Vin分别与参考电压Vref_l ~Vref —2N-1进行比较，并转换输入电压Vin为N位表示的数字信号，其中N为大于或等于1的整数。每一比较装置600-1 ~ 600_N可采用上述的比较装置400实现之，而部分电路单元则未绘示于图6A，例如控制单元、积化和差调制单元及补偿单元等。在此，每两两相邻的比较器可以组成一比较装置，本实施例使用2"个比较器CMP一0 ~ CMP_2N-1实现N组比较装置600—1 ~ 600—N。
如实施例图4的叙述，比较装置400能进行偏移电压的校准，以确保比较结果正确，而在校准过程中，比较装置400所包含的两比较器须接收相同参考信号。因此，本实施例采用电阻器MO来提供"-l个参考电压Vref —1~Vref —2N-1,并且配合开关S_0~S — 2N-1，将参考电压Vref— 1 ~ Vref— 2N-1传送至比较装置600_1 ~ 600—N。简言之，依据开关信号CA-i，开关S—i将参考电压Vref — i或Vref — i+1传送至比较器CMP_i，其中l^i^2"-2。而开关S一0
及开关S_2N-1则分别传送参考电压Vref —1及Vref —2>1-1至比较器CMP — 0及CMP—2N-1。在本发明另一实施例中，开关S-0及S — 2W-1可采用导线置换之。
图6B为本发明实施例图6A中模拟数字转换器的时序图。请参照图6A与图6B,在第一校准期间T-l,开关信号CA — 1为致能，比较器CMP—1经由开关S_l耦接至参考参考Vref-l，且比较器CMP—0经由开关S —0亦耦接至参考电压Vref —1。此时，比较器CMP—0及CMP-1组成比较装置600—1。在第一校准期间T—1,当控制信号CH_1致能时，比较装置600 —1的运作与实施例图4中比较装置400于第一期间的运作相同，以调整比较器CMP — 0及CMP —1的临界电压。当控制信号CH-1未致能时，比较器CMP 0及CMP-1其中之一(在此为比较器CMP—l)的临界电压被镜像映像，且其运作亦与实施例图4中比较装置400于第一期间的运作相同，以消除比较器CMP—0及CMP—1的偏移电压。在本实施例中，可以选择比较器CMP—0的比较结果或者比较器CMP-1的比较结果作为输出DT—1,且其它的比较器CMP—2-CMP—2N-1所产生的比较结果分别作为输出DT_2~DT_2N_1。因此，本实施例将辅助性的开关SW1~S12N-1分別配置于比较器CMP~1 ~CMP_2N-1之后，用以选择正确的比较器的比较结果作为输出。
在第二校准期间T-2，开关信号CA-1为未致能，比较器CMP-1经由开关S一l耦接至参考电压Vref —2,且开关信号C.A_2为致能，比较器CMP — 2经由开关S_2亦耦接至参考电压Vref—2。此时，比较器CMP—1及CMP—2组成比较装置600_2。比较装置600-2依据控制信号CH-2而切换第一期间或第二期间的操作状态。以此类推，在任何校准期间，只有两个比较器连接至相同参考电压以进行偏移电压的校准，而可以忽略其一比较器的比较结果。因此，每一参考电压Vref-1-Vref— 2N-1会产生其对应的温度码(thermal code),亦即输出DT—1 ~DT—2N-1。
值得一提的是，请参照图6A,比较器CMP—及比较器CMP_2N-2完成偏移电压校准后，比较器CMP^-2及CMP_2N-3可接替比较器CMP-0及CMP一l来进行校准，藉以减少参考阶梯阻值的切换动作。通过适当地设计时序控制，使每一校准期间能维持足够长的时间，则可在每一校准期间取得足够的有效样本，将两比较器的偏移电压平均，并且进而消除偏移电压。此背景式的校
准结构无需设想输入信号的统计量，因而于校准时不会中断比较装置的正常运作，且能免于受制程、电压及温度上的变异影响。
虽然上述实施例为假设为由底部的比较器CMP—0至顶部的比较器CMP一l来执行校准，然此校准顺序非用以限定本发明的范围。
综上所述，上述实施例说明此可校准的比较装置能利用两个比较器所解析的比较结果来执行校准。在第一期间，比较装置依据短切开关单元的操作状态(例如控制信号CH)，累加两比较器的比较结果之间的差分码，藉以获得数字句柄。在稳定状态下，两比较器会有相同的临界电压，也就是将二者临界电压平均。在第二期间，短切开关单元使比较装置能将其一比较器的临界偏量反相。由于第二期间开始时，两比较器的临界偏量具有相同大小，但极性相反，因而平均两比较器的临界电压，可以消除比较器的偏移电压。
上述数字校准技术为 一效率高的硬件结构，且无须设想输入信号的统计
量。倘若将比较装置应用于模拟数字转换器上，对于N位模拟数字转换器而
言，其只需一额外比较器即可执行校准。背景式数字校准架构于执行时能有
较快的稳定速度，因而此模拟数字转换器对于制程(process)、电压(voltage)及温度(temperature)变异能有强健的表现。上述的比较装置不但能应用于快闪模拟数字转换器，也可应用于其它内部具有比较器阵列的模拟数字转换器结构。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
1权利要求
1. 一种可校准的比较装置，包括第一比较器，具有第一输入端、第二输入端及输出端，该输出端产生第一比较结果；短切开关单元，在第一期间分别传送第一信号及第二信号至该第一比较器的该第一输入端及该第二输入端，且在第二期间分别传送该第一信号和该第二信号至该第一比较器的该第二输入端及该第一输入端，其中该短切开关单元依据控制信号而切换该第一期间及该第二期间的操作状态；第一补偿单元，耦接于该短切开关单元与该第一比较器的该第一输入端之间，依据第一数字句柄及步阶值，补偿第三信号，而该第三信号为从该短切开关单元输出至该第一比较器的该第一输入端；积化和差调制单元，依据该短切开关单元的操作状态，计算该第一比较结果与第二比较结果之间的差分码，并产生该第一数字句柄及第二数字句柄；第二比较器，具有第一输入端、第二输入端及输出端，该第一输入端接收补偿信号，该第二输入端接收该第二信号，且该输出端产生该第二比较结果；以及第二补偿单元，耦接该积化和差调制单元与该第二比较器的该第一输入端之间，依据该第二数字句柄和该步阶值，补偿该第一信号，并产生该补偿信号。
2. 根据权利要求1所述的比较装置，其中该积化和差调制单元包括 第一乘法器，耦接该第一比较器的该输出端，依据该控制信号，输出该第 一 比较结果或经反相的该第 一 比较结果；第一计算器，计算该第一乘法器的输出与该第二比较结果之间的该差分码；第二乘法器，依据该控制信号，输出该差分码或经反相的该差分码； 第一累加器，累加该第二乘法器的输出，并输出该第一数字句柄；以及 第二累加器，累加该差分码，并输出该第二数字句柄。
3. 根据权利要求1所述的比较装置，其中该第一补偿单元包括 第三乘法器，将该第一数字句柄乘上该步阶值，并输出第一补偿值；以及第二计算器，将该第三信号减去该第一补偿值，产生经调整的该第三信 号至该第一比较器的该第一输入端。
4. 根据权利要求l所述的比较装置，其中该第二补偿单元包括 第四乘法器，将该第二数字句柄乘上该步阶值，并输出第二补偿值；以及第三计算器，该第一信号加上该第二补偿值，并产生该补偿信号至该第 二比较器的该第一输入端。
5. 根据权利要求1所述的比较装置，还包括 控制单元，提供该控制信号至该短切开关单元。
6. —种模拟数字转换器，包括至少一比较装置，其中该比较装置包括 第一比较器，具有第一输入端、第二输入端以及输出端，该输出端产生第一比较结果；短切开关单元，在第一期间分別传送第一信号及第二信号至该第一比较 器的该第 一输入端及该第二输入端，且在第二期间分别传送该第 一信号及该 第二信号至该第一比较器的该第二输入端及该第一输入端，其中该短切开关单元依据控制信号而切换该第一期间及该第二期间的操作状态；第一补偿单元，耦接于该短切开关单元与该第一比较器的该第一输入端之间，依据第一数字句柄及步阶值，补偿第三信号，该第三信号为从该短切开关单元输出至该第一比较器的该第一输入端；积化和差调制单元，计算该第一比较结果与第二比较结果之间的差分码， 并产生该第 一数字句柄以及第二数字句柄；第二比较器，具有第一输入端、第二输入端及输出端，该第一输入端接 收补偿信号，该第二输入端接收该第二信号，且该输出端产生该第二比较结 果；以及第二补偿单元，耦接于积化和差调制单元与该第二比较器的该第一输入 端之间，依据该第二数字句柄及该步阶值，产生该补偿信号，并产生该补偿 信号。
7. 根据权利要求6所述的模拟数字转换器，其中该积化和差调制单元包括第一乘法器，耦接该第一比较器的该输出端，根据控制信号，输出该第 一比较结果或经反相的该第一比较结果；第一计算器，计算该第一乘法器的输出与该第二比较结果之间的该差分码；第二乘法器，依据该控制信号，输出该差分码或经反相的该差分码； 第一累加器，累加该第二乘法器的输出，并输出该第一数字句柄；以及 第二累加器，累积该差分码，并输出该第二数字句柄。
8. 根据权利要求6所述的模拟数字转换器，其中该第一补偿单元包括 第三乘法器，将该第一数字句柄乘上该步阶值，并输出第一补偿值；以及第二计算器，将该第三信号减去该第一补偿值，产生经调整的该第三信号至该第一比较器的该第一输入端。
9. 根据权利要求6所述的模拟数字转换器，其中该第二补偿单元包括 第四乘法器，将该第二数字句柄乘上该步阶值，并输出第二补偿值；以及第三计算器，将该第一信号加上该第二补偿值，并产生该补偿信号至该 第二比较器的该第 一输入端。
10. 根据权利要求6所述的模拟数字转换器，还包括 控制单元，提供该控制信号至该短切开关单元。
全文摘要
一种比较装置及使用比较装置的模拟数字转换器，包括第一及第二比较器、短切开关单元、积化和差调制单元、第一及第二补偿单元。短切开关单元于第一期间分别传送第一及第二信号至第一比较器的两输入端，且于第二期间将第一及第二信号反向。积化和差调制单元比较平行的两比较器的比较结果，且依据短切开关单元操作状态，产生数字句柄给比较器。第一及第二补偿单元依据数字句柄及步阶值来调整比较器的临界电压，以校准两比较器的偏移电压。
文档编号H03M1/10GK101478310SQ20081017801
公开日2009年7月8日 申请日期2008年12月8日 优先权日2007年12月31日
发明者云 仇, 刘文博, 鲜思康 申请人:财团法人工业技术研究院