驱动电路的制作方法

本发明涉及信号驱动方案，尤其涉及一种驱动电路，用于信号传输。
背景技术：
：传统的串行/解串行(serializer/deserializer，SerDes)架构使用的驱动电路包括：CML(CurrentModeLogic，电流式逻辑)驱动器、电压式驱动器和H桥(H-bridge)电流式驱动器(以下称为H桥驱动器)，其中该H桥驱动器包含耦接在差分输出端之间的一个电阻器。但是，CML驱动器消耗更多的功率。电压式驱动器缺乏设计弹性，因此不适合用于发射端均衡器(transmitterequalizer，TX均衡器)设计。H桥驱动器虽然功率效率优于CML驱动器的功率效率，但是仍然低于电压式驱动器的功率效率。因此，需要一种可同时具有低功耗和高设计弹性的驱动电路。技术实现要素：有鉴于此，本发明提供了一种驱动电路，能够同时满足低功耗和高设计弹性的需求。本发明提供了一种驱动电路，用于接收第一输入数据并根据该第一输入数据产生输出信号至终端元件，该驱动电路包括：第一输出端，用于输出该输出信号；第一电流式驱动单元，耦接至该第一输出端，用于产生第一参考电流，根据该第一输入数据来将该第一参考电流从该第一输出端选择性地输出至所述终端元件，或者根据该第一输入数据来经由该第一输出端选择性地接收该第一参考电流；其中，当该第一电流式驱动单元输出该第一参考电流时，该第一电流式驱动单元控制该第一参考电流流入该终端元件，以使得由该第一电流式驱动单元输出的该第一参考电流流过该终端元件并且作为流过该终端元件的电流的至少一部分；以及第一电压式驱动单元，耦接至该第一输出端，用于根据该第一输入数据将第一参考电压和第二参考电压中的其中一个耦接至该第一输出端，其中该第一参考电压不同于该第二参考电压。其中，该第一参考电压大于该第二参考电压；当该第一电压式驱动单元根据该第一输入数据来将该第一参考电压耦接至该第一输出端时，该第一电流式驱动单元根据该第一输入数据来将该第一参考电流从该第一输出端输出；以及当该第一电压式驱动单元根据该第一输入数据来将该第二参考电压耦接至该第一输出端时，该第一电流式驱动单元根据该第一输入数据来经由该第一输出端接收该第一参考电流。其中，该第一电流式驱动单元包括：电流源，用于产生该第一参考电流，其中根据该第一输入数据，该电流源选择性地耦接至该第一输出端；以及电流吸收器，用于接收该第一参考电流，其中根据该第一输入数据，该电流吸收器选择性地耦接至该第一输出端；其中，当根据该第一输入数据而使该电流源和该电流吸收器中的其中一个耦接至该第一输出端时，该电流源和该电源吸器中的另一个不耦接至该第一输出端。其中，该第一电流式驱动单元还包括：第一开关，根据该第一输入数据而选择性地耦接在该电流源和该第一输出端之间；以及第二开关，根据该第一输入数据而选择性地耦接在该电流吸收器和该第一输出端之间；其中，当该第一开关受控于该第一输入数据而切换为导通时，该第二开关切换为断开；以及当该第一开关受控于该第一输入数据切换为断开时，该第二开关切换为导通。其中，该第一电压式驱动单元包括：第一开关，用于根据该第一输入数据来选择性地耦接在该第一参考电压和该第一输出端之间；第二开关，用于根据该第一输入数据来选择性地耦接在该第二参考电压和该第一输出端之间；其中，当该第一开关受控于该第一输入数据切换为导通时，该第二开关切换为断开；以及当该第一开关受控于该第一输入数据切换为断开时，该第二开关切换为导通。其中，该第一电压式驱动单元包括：阻抗元件，其一端耦接至该第一输出端，另一端根据该第一输入数据而耦接至该第一参考电压或者该第二参考电压。其中，该第一电压式驱动单元包括：第一阻抗元件，用于根据该第一输入数据来选择性地耦接在该第一参考电压和该第一输出端之间；以及第二阻抗元件，用于根据该第一输入数据来选择性地耦接在该第二参考电压和该第一输出端之间；其中，根据该第一输入数据，当该第一参考电压经由该第一阻抗元件而耦接至该第一输出端时，该第二参考电压不耦接至该第一输出端；以及根据该第一输入数据，当该第二参考电压经由该第二阻抗元件耦接至该第一输出端时，该第一参考电压不耦接至该第一输出端。其中，该驱动电路还用于接收n－1)个第二输入数据，该驱动电路根据该第一输入数据和该(n－1)个第二输入数据来产生该输出信号，其中n为大于1的整数；并且，该驱动电路还包括：(n－1)个第二电压式驱动单元，耦接至该第一输出端并且分别受该(n－1)个第二输入数据控制；其中，每个第二电压式驱动单元根据对应其的一个第二输入数据来将该第一参考电压和该第二参考电压中的其中一个耦接至该第一输出端。其中，该驱动电路还用于接收(n－1)个第二输入数据，该驱动电路根据该第一输入数据和该(n－1)个第二输入数据来产生该输出信号，其中n为大于1的整数；并且，该驱动电路还包括：(n－1)个第二电流式驱动单元，耦接至该第一输出端并且分别受该(n－1)个第二输入数据控制，该(n－1)个第二电流式驱动单元用于分别产生(n－1)个第二参考电流；其中，每个第二电流式驱动单元用于根据对应其的一个第二输入数据来将对应其的一个第二参考电流输出至该终端元件，或者，每个第二电流式驱动单元根据对应其的一个第二输入数据来经由该第一输出端接收对应其的一个第二参考电流。其中，进一步包括：第二输出端，耦接至该第一电流式驱动单元和该第一电压式驱动单元，其中，该第一输出端和该第二输出端用作一对差分输出端并且用于输出该输出信号；其中，该第一电流式驱动单元根据该第一输入数据来将该第一参考电流从该第一输出端和该第二输出端中的其中一个输出至该终端元件，以及从该第一输出端和该第二输出端中的另一个接收该第一参考电流；其中，该第一电压式驱动单元根据该第一输入数据来将该第一参考电压耦接至该第一输出端和该第二输出端中的其中一个，以及将该第二参考电压耦接至该第一输出端和该第二输出端中的另一个；该驱动电路还用于接收(n－1)个第二输入数据，该驱动电路根据该第一输入数据和该(n－1)个第二输入数据产生该输出信号，其中n为大于1的整数；并且，该驱动电路还包括：(n－1)个第二电压式驱动单元，耦接至该第一输出端和该第二输出端并且分别受该(n－1)个第二输入数据控制；其中，每个第二电压式驱动单元根据对应其的一个第二输入数据将该第一参考电压耦接至该第一输出端和该第二输出端中的其中一个，以及根据该对应其的一个第二输入数据将该第二参考电压耦接至该第一输出端和该第二输出端中的另一个。其中，进一步包括：第二输出端，耦接至该第一电流式驱动单元和该第一电压式驱动单元，其中，该第一输出端和该第二输出端用作一对差分输出端并且用于输出该输出信号；其中，该第一电流式驱动单元根据该第一输入数据来将该第一参考电流从该第一输出端和该第二输出端中的其中一个输出至该终端元件，以及从该第一输出端和该第二输出端中的另一个接收该第一参考电流；其中，该第一电压式驱动单元根据该第一输入数据来将该第一参考电压耦接至该第一输出端和该第二输出端中的其中一个，以及将该第二参考电压耦接至该第一输出端和该第二输出端中的另一个；该驱动电路还用于接收(n－1)个第二输入数据，该驱动电路根据该第一输入数据和该(n－1)个第二输入数据来产生该输出信号，其中n为大于1的整数；并且，该驱动电路进一步包括：(n－1)个第二电流式驱动单元，耦接至该第一输出端和该第二输出端并且分别受该(n－1)个第二输入数据的控制；其中，该(n－1)个第二电流式驱动单元分别用于产生(n－1)个第二参考电流；其中，每个第二电流式驱动单元根据对应其的一个第二输入数据将一个第二参考电流从该第一输出端和该第二输出端中的其中之一输出，以及根据该对应其的一个第二输入数据，从该第一输出端和该第二输出端中的另一个接收该一个第二参考电流。其中，该输出信号包括：n个分量，分别响应于该第一输入数据和该(n－1)个第二输入数据而产生；其中，该第一输入数据和该(n－1)个第二输入数据对应n位二进制码；并且该输出信号中的该n个分量之间具有确定的权重关系或者二进制加权关系。其中，该(n－1)个第二输入数据中的至少一个是相对于该第一输入数据的提前信号或者延迟信号。本发明的有益效果是：以上的驱动电路，能够将参考电压和参考电流耦接至终端元件，因此不仅可以降低功率损耗，而且具有高的设计弹性。附图说明图1为本发明驱动电路的一个实施例的结构示意图；图2为图1所示的驱动电路的第一实现方式的结构示意图；图3为图2所示的驱动电路的一输出操作的示意图；图4为图2所示的驱动电路的另一输出操作的示意图；图5为图1所示的驱动电路的第二实现方式的结构示意图；图6为图5所示的驱动电路的一输出操作的示意图；图7为图5所示的驱动电路的另一输出操作的示意图；图8为图5所示的驱动电路的第一替代设计；图9为图5所示的驱动电路的第二替代设计；图10为图5所示的驱动电路的第三替代设计；图11为图5所示的驱动电路的第四替代设计；图12为图5所示的驱动电路的第五替代设计；图13为本发明的驱动电路的一个实施例的结构示意图；图14为图13所示的驱动电路的实现方式的结构示意图；图15为本发明的驱动电路的一个实施例的结构示意图；图16为图15所示的驱动电路的实现方式的结构示图；图17为本发明的驱动电路的一个实施例的结构示意图；图18为本发明的驱动电路的另一个实施例的结构示意图；图19为本发明的驱动电路的另一个实施例的结构示意图；图20为本发明的驱动电路的另一个实施例的结构示意图；图21为本发明的驱动电路的另一个实施例的结构示意图；图22为本发明的驱动电路的一个实施例的结构示意图。具体实施方式本发明的驱动电路，能够参考逻辑数据而将参考电压和参考电流耦接至终端元件(terminationelement)。为了同时满足低功耗和高设计弹性的需求，本发明提供的驱动电路可同时提供参考电流和多个参考电压。其中，当参考电流根据逻辑数据(datalogic)而从一对差分输出端中的其中一个输出端输出时，该多个参考电压可以分别耦接至该对差分输出端中的不同的输出端，以实现低功耗的驱动架构。本发明所提供的驱动电路的功率消耗甚至可以低于电压式驱动器的功率消耗。本发明所提供的驱动控制机制除了可在差分驱动电路中使用之外，也可以在单端驱动电路中使用。另外，本发明所提供的驱动控制机制可以在多电平驱动器(multi-leveldriver)和发射端FIR(TXFiniteImpulseResponse，TX有限脉冲响应)均衡器中使用。另外，由于本发明所提供的驱动电路可具有高度的设计弹性，因此可以应用于均衡器架构中。为了便于理解本发明，在下述中，给出了一种SerDes(串行/解串行)发射器中的驱动电路的实现方式，用于进一步描述本发明所提供的功率控制机制。但是，本领域技术人员应可了解这并非用来作为本发明的限制。请参考图1，其为本发明的驱动电路的一个实施例的结构示意图。例如但不是限制，该驱动电路100可以用于SerDes发射器(图1中未示出)中。具体来说，该驱动电路100可接收输入数据(datainput)DIN0，并根据该输入数据DIN0产生输出信号SOUT至终端元件(terminationelement)，在本实施例中，该终端元件例如可以由终端电阻器RT来实现。其中，该终端电阻器RT可以位于SerDes接收器中(图1中未示出)。驱动电路100可以包括：一对差分输出端102(具有输出端T1和输出端T2)，电流式驱动单元110和电压式驱动单元120，其中该输出信号SOUT可以视为输出端T1和输出端T2之间的电压差，并且对应输出逻辑数据(例如，对应正电压的逻辑“1”或者对应负电压的逻辑“0”)。电流式驱动单元110耦接至该对差分输出端102，并且用于产生参考电流IR，其中，该电流式驱动单元110可以根据输入数据DIN0来将参考电流IR从输出端T1和输出端T2中的其中一个输出，以及根据输入数据DIN0来从输出端T1和输出端T2中的另一个接收该参考电流IR。更具体地说，在该参考电流IR从输出端T1和输出端T2中的其中一个输出之后，该参考电流IR先流经终端电阻器RT，接着再经由输出端T1和输出端T2中的另一个流回该电流式驱动单元110。换句话说，电流式驱动单元110可以改变流经终端电阻器RT的参考电流IR的方向，从而改变输出端T1和输出端T2各自的电势(voltagepotential)。另外，在电流式驱动电路110自输出端T1输出参考电流IR而从输出端T2接收参考电流IR的情形中，由于输出端T1的电压大于输出端T2的电压，所以输出信号SOUT可以对应特定的输出逻辑数据(例如逻辑“1”)。在另一种情形中，即电流式驱动电路110自输出端T2输出参考电流IR而从输出端T1接收参考电流IR的情形中，输出信号SOUT可以对应另一特定的输出逻辑数据(例如逻辑“0”)。请注意，输出端T1和输出端T2之间的电压差可以是参考电流IR流经终端电阻器RT而在终端电阻器RT两端产生的电压降，这意味着电流式驱动单元110的输出电流可以有效地提供给SerDes接收器。电压式驱动电路120耦接至该对差分输出端102，并且可提供参考电压VR1和不同于该参考电压VR1的参考电压VR2，其中电压式驱动电路120可根据输入数据DIN0来将参考电压VR1耦接至输出端T1和输出端T2中的其中一个，以及根据输入数据DIN0来将参考电压VR2耦接至输出端T1和输出端T2中的另一个。更具体地说，参考电压VR1和参考电压VR2可以分别提供给该对差分输出端102中的两个输出端，使得输出端T1和输出端T2具有不同的电势，以提供SerDes接收器所需的输出电压。例如，在参考电压VR1大于参考电压VR2的情形中，当参考电压VR1耦接至输出端T1而参考电压VR2耦接至输出端T2时，输出信号SOUT可以对应特定输出逻辑数据(如逻辑“1”)。当参考电压VR1耦接至输出端T2而参考电压VR2耦接至输出端T1时，输出信号SOUT可以对应另一特定输出逻辑数据(如逻辑“0”)。需要注意的是，输出端T1和输出端T2中其中一个可以与参考电压VR1等电势，另一个可以与参考电压VR2等电势，这意味着电压式驱动电路120的输出电压可以有效地提供给该对差分输出端102。由上可知，电流式驱动单元110可以有效地提供输出电流，而电压式驱动单元120可有效地提供输出电压。因此，本发明提供的驱动电路可以具有较高的电源效率。例如，在参考电压VR1大于参考电压VR2的情形中，当电流式驱动电路110根据输入数据DIN0来将参考电流IR从输出端T1输出而从输出端T2接收该参考电流IR时，电压式驱动单元120可以根据输入数据DIN0来将参考电压VR1耦接至输出端T1而将参考电压VR2耦接至输出端T2。因此，当输出端T1和输出端T2中其中一个与参考电压VR1等电势，而另一个与参考电压VR2等电势，以及参考电压VR1和参考电压VR2之间的电压差为参考电流IR流经终端电阻器RT所产生的电压降时，驱动电路100输出的驱动电流可以仅由电流式驱动单元110来提供，从而显著地降低了电源消耗。以上仅是出于说明的目的，并不意味着对本发明的限制。在一种实现方式中，驱动电路100所输出的驱动电流可以同时来自电流式驱动单元110和电压式驱动单元120。换句话说，驱动电路100输出的驱动电流可以是参考电流IR与电压式驱动单元120的输出电流的电流和，其中根据实际需求/考量，可以调整参考电流IR与驱动电路100所输出的驱动电流的比率。另外，电压式驱动单元120提供的参考电压VR1和/或参考电压VR2可以在驱动电路100内部产生，或者由位于驱动电路100之外的电路产生。例如，电压式驱动单元120可以包括：电压产生电路(图1中未示出)，用于产生参考电压VR1和参考电压VR2中的至少一个。在另一个示例中，由外部的电压产生电路(耦接至驱动电路100)直接提供参考电压VR1和参考电压VR2中的至少一个，诸如由系统电源电压端或者接地端来分别提供参考电压VR1和参考电压VR2。换句话说，电压式驱动电路120通过耦接外部电路提供的电压，可以将参考电压VR1和参考电压VR2提供至该对差分输出端102中的输出端。图2是图1所示的驱动电路100的第一实现方式的示意图。在本实现方式中，驱动电路200可以包含图1所示的输出端T1和输出端T2(即，一对差分输出端)，电流式驱动单元210和电压式驱动单元220，其中电流式驱动单元210和电压式驱动单元220可以分别实现图1中所示的电流式驱动单元110和电压式驱动单元120。另外，符号“VDD”表示电路元件需要的直流(DirectCurrent，DC)电源，以及符号“GND”表示参考电压端(如，公共接地端)。电流式驱动电路210可以包括：电流源IS0和电流吸收器(currentsink)IS0’。电流源IS0可以用于产生参考电流IR，以及电流吸收器IS0’可以用于接收该参考电流IR，其中，该电流源IS0根据输入数据DIN0来耦接至输出端T1和输出端T2中的其中一个，电流吸收器IS0’根据输入数据DIN0来耦接至输出端T1和输出端T2中的另一个。在本实现方式中，电流式驱动单元210可以进一步包括：多个开关SC1～SC4，其中开关SC1根据输入数据DIN0来选择性地耦接在电流源IS0和输出端T1之间；开关SC2根据输入数据DIN0来选择性地耦接在电流源IS0和输出端T2之间；开关SC3根据输入数据DIN0来选择性地耦接在电流吸收器IS0’和输出端T1之间；开关SC4根据输入数据DIN0来选择性地耦接在电流吸收器IS0’和输出端T2之间。当开关SC1和开关SC4因为输入数据DIN0而切换为导通时，开关SC2和开关SC3切换为断开；以及当开关SC1和开关SC4因为输入数据DIN0而切换为断开时，开关SC2和开关SC3切换为导通。因此，电流源IS0可以从输出端T1和输出端T2中的其中一个输出参考电流IR，并且电流吸收器IS0’可以从输出端T1和输出端T2中的另一个吸收参考电流IR。例如，输入数据DIN0可以包括：数据信号DP0和数据信号DN0，其中该数据信号DP0和数据信号DN0可以互为反相信号或者可以是非重叠信号(non-overlappingsignal)。数据信号DP0可以控制开关SC1和开关SC3的开关状态，其中当开关SC1和开关SC3中的其中一个切换为导通时，另一个切换为断开。数据信号DN0可以控制开关SC2和开关SC4的开关状态，其中当开关SC2和开关SC4中的其中一个切换为导通时，另一个切换为断开。进一步地，当开关SC1因为数据信号DP0而切换为导通时，开关SC2因为数据信号DN0而切换为断开；以及当开关SC1因为数据信号DP0而切换为断开时，开关SC2因为数据信号DN0而切换为导通。基于上述的开关操作，电流源IS0可以根据输入数据DIN0来从输出端T1和输出端T2中的其中一个输出参考电流IR；以及电流吸收器IS0’可以根据输入数据DIN0来从输出端T1和输出端T2中的另一个吸收参考电流IR。请注意：上述的电流式驱动单元210的架构以及开关控制信号仅是出于说明目的，而不是意味着对本发明的限制。例如，开关SC1和开关SC2(开关SC3和开关SC4)可以由三路(three-way)开关取代。只要电流式驱动单元210根据输入数据DIN0能从输出端T1和输出端T2中的其中一个输出参考电流IR，并且从另一个接收参考电流IR，则电流式驱动单元210的其他变形和修改均落入本发明的精神和范围内。电压式驱动单元220可以包括：多个电压源VSA～VSD，多个开关SV1～SV4，以及多个阻抗元件(在本实现方式中，由电阻器R1和电阻器R2实现)。电压源VSA和VSB可以用来产生图1中所示的参考电压VR1，以及电压源VSC和VSD可以用来产生图1中所示的参考电压VR2。电阻器R1耦接在端点N1和输出端T1之间，以及电阻器R2耦接在端点N2和输出端T2之间。其中，根据输入数据DIN0，端点N1可以经由开关SV1耦接至参考电压VR1，或者经由开关SV3耦接至参考电压VR2。根据输入数据DIN0，端点N2可以经由开关SV2耦接至参考电压VR1，或者经由开关SV4耦接至参考电压VR2。换句话说，开关SV1可根据输入数据DIN0而选择性地耦接在参考电压VR1(电压源VSA)和输出端T1(经由电阻器R1)之间；开关SV2可根据输入数据DIN0而选择性地耦接在参考电压VR1(电压源VSB)和输出端T2(经由电阻器R2)之间；开关SV3可根据输入数据DIN0而选择性地耦接在参考电压VR2(电压源VSC)和输出端T1(经由电阻器R1)之间；以及开关SV4可根据输入数据DIN0而选择性地耦接在参考电压VR2(电压源VSD)和输出端T2(经由电阻器R2)之间。在本实现方式中，当开关SV1和开关SV4因为输入数据DIN0而切换为导通时，开关SV2和开关SV3切换为断开。当开关SV1和开关SV4因为输入数据DIN0而切换为断开时，开关SV2和开关SV3切换为导通。例如，数据信号DP0可以控制开关SV1和开关SV3的开关状态，其中当开关SV1和开关SV3中的其中一个切换为导通时，另一个切换为断开。另外，数据信号DN0可以控制开关SV2和开关SV4的开关状态，其中当开关SV2和开关SV4中的其中一个切换为导通时，另一个切换为断开。进一步地，当开关SV1因数据信号DP0切换为导通时，开关SV2因数据信号DN0而切换为断开；以及当开关SV1因数据信号DP0切换为断开时，开关SV2因数据信号DN0而切换为导通。基于前述的开关操作，根据输入数据DIN0，电阻器R1的一端(端点N1)可以耦接至参考电压VR1和参考电压VR2中的其中一个；以及根据输入数据DIN0，电阻器R2的一端(端点N2)可以耦接至参考电压VR1和参考电压VR2中的另一个。请参考图3和图4。图3是图2所示的驱动电路200的输出操作的示意图，以及图4是图2所示的驱动电路200的另一输出操作的示意图。出于说明目的，以输出端T1的电压减去输出端T2的电压所得到电压差来作为图3和图4所示实施例中的输出信号SOUT。因此，当输出端T1的电压大于输出端T2的电压时，输出信号SOUT对应逻辑数据“1”；以及当输出端T1的电压小于输出端T2的电压时，输出信号SOUT对应逻辑数据“0”。另外，假设电压源VSA和VSB产生的参考电压VR1大于电压源VSC和VSD产生的参考电压VR2。请注意，上述对逻辑数据和参考电压之间的大小(magnitude)关系的定义仅是出于说明目的，而并不意味着对本发明的限制。在图3所示的实施例中，电流源IS0产生的参考电流IR可以经由开关SC1而从输出端T1输出至终端电阻器RT，然后经由输出端T2和开关SC4而流入电流吸收器IS0’。另外，开关SV1和SV4切换为导通，以允许参考电压VR1(高电压)和参考电压VR2(低电压)分别耦接至输出端T1和输出端T2。因此，输出信号SOUT可以对应逻辑数据“1”。在图4所示的实施例中，电流源IS0产生的参考电流IR可以经由开关SC2而从输出端T2输出至终端电阻器RT，然后经由输出端T1和开关SC3而流入电流吸收器IS0’。另外，开关SV2和SV3切换为导通，以允许参考电压VR1和参考电压VR2分别耦接至输出端T2和输出端T1。因此，输出信号SOUT可以对应逻辑数据“0。需要注意的是，若电压源VSA和VSD各自提供的电压之间的电压差等于参考电压IR流过终端电阻器RT所产生的电压降，则电阻器R1和R2上没有电流流过。换句话说，电压式驱动单元220可以提供电势至输出端T1和输出端T2，而没有造成能量损失。进一步地，由于输出端T1和输出端T2为一对差分输出端，所以电阻器R1和电阻器R2可以具有相同的阻抗值以改善差分输出信号的质量。上述电压式驱动单元220的架构和开关控制信号是出于说明的目的，并且不意味着对本发明的限制。例如，开关SV1和SV3(或者开关SV2和SV4)可以由三路开关替换，如此允许端点N1根据输入数据DIN0而耦接至参考电压VR1和参考电压VR2中的其中一个。在另一示例中，电压源VSA和VSB可以由单一电压源来实现，和/或，电压源VSC和VSD可以由单一电压源来实现。进一步地，参考电压VR1和参考电压VR2可以通过其他电路拓扑结构而耦接至对应的输出端。请参考图5，是图1所示的驱动电路100的第二实现方式的结构示意图。驱动电路500所示的架构是基于图2所示的驱动电路200的架构，其中主要差别在于电压式驱动单元的电路拓扑结构。驱动电路500可以包含图1中所示的输出端T1和T2，图2所示的电流式驱动单元210，以及电压式驱动单元520。该电压式驱动单元520可以用于实现图1所示的电压式驱动单元120。该电压式驱动单元520可以包括：图2中所示的开关SV1～SV4，多个电压源VS0和VS0’，以及多个阻抗元件(在本实现方式中，可由多个电阻器RA～RD来实现)。电压源VS0和VS0’可以分别产生图1所示的参考电压VR1和VR2。电阻器RA耦接在端点NA和输出端T1之间；以及电阻器RB耦接在端点NB和输出端T2之间。其中，参考电压VR1(电压源VS0)可根据输入数据DIN0以经由开关SV1耦接至端点NA或者经由开关SV2耦接至端点NB。电阻器RC耦接在端点NC和输出端T1之间；以及电阻器RD耦接在端点ND和输出端T2之间。其中，参考电压VR2(电压源VS0’)可根据输入数据DIN0以经由开关SV3耦接至端点NC或者经由开关SV4耦接至端点ND。换句话说，开关SV1可以选择性地耦接在参考电压VR1和输出端T1(经由电阻器RA)之间；开关SV2可以选择性地耦接在参考电压VR1和输出端T2(经由电阻器RB)之间；开关SV3可以选择性地耦接在参考电压VR2和输出端T1(经由电阻器RC)之间；开关SV4可以选择性地耦接在参考电压VR2和输出端T2(经由电阻器RD)之间。在本实现方式中，当开关SV1和开关SV4因输入数据DIN0而切换为导通时，开关SV2和开关SV3切换为断开。当开关SV1和开关SV4因输入数据DIN0而切换为断开时，开关SV2和开关SV3切换为导通。例如，数据信号DP0可以控制开关SV1和开关SV3的开关状态，其中当开关SV1和开关SV3中的其中一个切换为导通时，另一个切换为断开。另外，数据信号DN0可以控制开关SV2和开关SV4的开关状态，其中当开关SV2和开关SV4中的其中一个切换为导通时，另一个切换为断开。进一步地，当开关SV1因数据信号DP0而切换为导通时，开关SV2因数据信号DN0而切换为断开；以及当开关SV1因数据信号DP0切换为断开时，开关SV2因数据信号DN0而切换为导通。基于前述的开关操作，当参考电压VR1耦接至电阻器RA的一端(端点NA)时，参考电压VR2耦接至电阻器RD的一端(端点ND)。另外，当参考电压VR1耦接至电阻器RB的一端(端点NB)时，参考电压VR2耦接至电阻器RC的一端(端点NC)。请参考图6和图7。图6是图5所示的驱动电路500的输出操作的示意图，以及图7是图5所示的驱动电路500的另一输出操作的示意图。由于图6所示的开关操作类似于图3所示的开关操作，图7所示的开关操作类似于图4所示的开关操作，因此出于简洁而不重复相似描述。请注意，如果电压源VS0和VS0’各自提供的电压之间的电压差等于参考电流IR流经终端电阻器RT而产生的电压降，则没有电流流过电阻器RA和RD(或者电阻器RB和RC)。换句话说，图5所示的电压式驱动单元520可以提供电势给输出端T1和T2，而不会造成能量损失。进一步地，由于输出端T1和T2为一对差分输出端，所以电阻器RA和RD(或者电阻器RB和RC)可以具有相同的阻抗值以改善差分输出信号的质量。上述电压式驱动单元520的架构及其开关控制信号仅是出于说明的目的，而不意味着对本发明的限制。例如，开关SV1和SV2(或者开关SV3和SV4)可以由三路开关取代，如此允许参考电压VR1根据输入数据DIN0而耦接至端点NA和端点NB中的其中一个，以及允许参考电压VR2根据输入数据DIN0而耦接至端点NC和端点ND中其中一个。另外，参考电压VR1和参考电压VR2可以通过其他电路拓扑结构来直接/间接耦接至对应的输出端。简言之，只要电压式驱动单元(如电压式驱动单元220/520)可根据输入数据DIN0来将参考电压VR1耦接至输出端T1和输出端T2中的其中一个，以及将参考电压VR2耦接至输出端T1和输出端T2中的另一个，则电压式驱动单元的其他变形和修改均落入本发明的精神和范围内。请注意，图5所示的电压源VS0和/或电压源VS0’可以由其他电压产生架构来替代。例如，如上所述，参考电压VR1和参考电压VR2中的至少一个可以由本公开的驱动电路内部的电压产生电路产生。在另一示例中，参考电压VR1和参考电压VR2中的至少一个可以是由耦接至本公开的驱动电路的外部电压产生电路产生。请参考图8～12图。图8为图5所示的驱动电路500的第一替代设计的结构示意图，其中驱动电路800使用电压调节器(voltageregulator)822和电压调节器824来分别产生参考电压VR1和参考电压VR2。图9是图5所示的驱动电路500的第二替代设计的结构示意图，其中驱动电路900使用电阻器RM和电阻器RN来分别替代电压源VS0和电压源VS0’。电阻器RM耦接至DC电源VDD。因此，驱动电路900使用DC电源VDD和接地电压来分别作为图5所示的参考电压VR1和参考电压VR2。图10是图5所示的驱动电路500的第三替代设计的结构示意图，其中驱动电路1000可以直接将开关SV1和SV2耦接至DC电源VDD，以及直接将开关SV3和SV4耦接至参考电压端GND。具体的，驱动电路1000可以将外部的电压源/端点耦接至输出端，从而提供对应的参考电压(例如，DC电源VDD或者接地电压)。图11是图5所示的驱动电路500的第四替代设计的结构示意图，其中驱动电路1100使用电压调节器1122来替代图5所示的电压源VS0，并且将开关SV3和SV4直接耦接至参考电压端GND。特别地，驱动电路1100使用电压调节器1122来产生参考电压VR1，以及使用接地电压作为图5中所示的参考电压VR2。另外，图2所示的用于提供参考电压VR1的电压源VSA/VSB可以由其他电压产生架构(如，图8～11所示的电压产生架构)来实现，和/或图2所示的用于提供参考电压VR2的电压源VSC和VSD也可以由其他电压产生架构(如图8～11所示的电压产生架构)来实现。例如，如图12所示，驱动电路1002可以将开关SV1和SV2直接耦接至DC电源VDD以提供参考电压；以及将开关SV3和SV4直接耦接至参考电压端GND以提供另一参考电压。由于本领域技术人员在阅读上述指向图1～7的段落之后，应可理解驱动电路800/900/1000/1100/1200的操作，因此出于简洁而不再重复类似的描述。另外，上述提供至电流式驱动单元和电压式驱动单元的电压并不意味着是对本发明的限制。在替代设计中，可以使用不同于DC电源VDD的电源电压来用于电流式驱动单元和/或电压式驱动单元。在另一可选设计中，提供至电流式驱动单元的电压可以不同于提供至电压式驱动单元的电压。据此，本公开的电压式驱动单元可以根据欲输出的逻辑数据来将输出端T1和T2(或者终端电阻器RT的两端)分切换至对应的电压源。以及本公开的电流式驱动单元可以根据欲输出的逻辑数据来选择性地将参考电流输出至输出端T1/T2(或者终端电阻器RT的一端)，如此避免/减少不必要的功率消耗。除了避免/减少功率消耗之外，本公开的驱动控制机制还可以增加驱动电路的输出摆幅(outputswing)。以上描述的本公开的驱动控制方案不仅可以在差分驱动结构中使用，也可以在单端驱动结构中使用。下面提供进一步的描述。请参考图13，是根据本发明另一实施例的驱动电路的结构示意图。该驱动电路1300的架构是基于图1所示的驱动电路100的架构，其中主要差别在于驱动电路1300使用单端结构。在本实施例中，驱动电路1300可以接收输入数据DIN0，并根据输入数据DIN0产生输出信号SOUT’至终端元件(在本实施例中，由电阻器RS实现)。例如但非限制，驱动电路1300可以在发射器(图13中未示出)中使用，以及终端电阻器RS(或者负载电阻器)可以位于接收器(图13中未示出)中并且耦接至参考电压VF。驱动电路1300可以包括：输出端TS，电流式驱动单元1310和电压式驱动单元1320。输出信号SOUT’可以视为输出端TS处的电压，以及对应输出逻辑数据(如，逻辑“1”对应高电压或者逻辑“0”对应低电压)。电压式驱动单元1320耦接至输出端TS，并且用于根据输入数据DIN0来将参考电压VR1和参考电压VR2(不同于参考电压VR1)中的其中一个耦接至输出端TS。特别地，参考电压VR1和参考电压VR2中的其中一个可以提供至输出端TS，使得输出端TS可以具有不同的电势以提供相应的接收器所需的输出逻辑数据。电流式驱动单元1310耦接至输出端TS，并且用于产生参考电流IR，其中电流式驱动单元1310可以根据输入数据DIN0来将参考电流IR从输出端TS选择性地输出至终端电阻器RS。特别地，当电流式驱动单元1310输出参考电流IR时，电流式驱动单元1310可以控制参考电流IR流入终端电阻器RS，以使得电流式驱动单元1310输出的参考电流IR流经终端电阻器RS并且用作流过终端电阻器RS的电流中的至少一部分。请注意，在NRZ(Non-Return-to-Zero，不归零)或多电平(如，PAM-4，其中PAM为PulseAmplitudeModulation(脉冲幅度调制)的简称)应用的传统发射器设计中，最大的单端输出电平限制为电源电压电平的一半。通过利用能够选择性地输出参考电压IR的电流式驱动单元1310，驱动电路1300可以增加输出端TS的电势(如大于电源电压电平的一半)，从而在维持低电源电压电平的同时增加输出摆幅。另外，电流式驱动单元1310可根据输入数据DIN0来经由输出端TS选择性地输出参考电流IR。例如，在参考电压VR1大于参考电压VR2的情形中，当电压式驱动单元1320根据输入数据DIN0将参考电压VR1耦接至输出端TS时，电流式驱动单元1310可以根据输入数据DIN0而从输出端TS输出参考电流IR。因此，输出端TS的电压因为参考电流IR流经终端电阻器RS而增加。输出信号SOUT’可以对应特定的输出逻辑数据(如逻辑“1”)。另外，当电压式驱动单元1320根据输入数据DIN0将参考电压VR2耦接至输出端TS时，电流式驱动单元1310可以根据输入数据DIN0来经由输出端TS接收参考电流IR。输出端TS的电压因为参考电流IR流入电流式驱动单元1310而降低；输出信号SOUT’可以对应另一特定输出逻辑数据(如逻辑“0”)。由于对应特定输出逻辑数据的电压电平因为终端电阻器RS两端的电压降而增加(或降低)，因此无需大电源电压即可得到大输出摆幅。另外，由于电压式驱动单元1320可以根据输入数据DIN0来耦接参考电压VR1和参考电压VR2中的其中一个，并且电流式驱动单元1310可以根据输入数据DIN0而选择性地从输出端TS输出/接收参考电流IR，因此本领域技术人员应可理解，图1所示的驱动电路100中使用的驱动控制机制可以应用于驱动电路1300，其中驱动电路100可以视为但不限制为使用了桥式端接(bridgetermination)的驱动电路，以及驱动电路1300可以视为但不限制为使用了单端端接(single-endedtermination)的驱动电路。因此，上述指向图1～12的段落描述的控制机制可以应用于本公开的具有单端结构的驱动电路。图14是图13所示的驱动电路1300的一种实现方式的示意图。在本实现方式中，驱动电路1400可以包括：图13所示的输出端TS，电流式驱动单元1410和电压式驱动单元1420，其中图13所示的电流式驱动单元1310和电压式驱动单元1320可以分别由电流式驱动单元1410和电压式驱动单元1420来实现。另外，符号“VDD”表示电路元件所需的DC电源，以及符号“GND”表示参考电压端(如公共接地端)。电流式驱动单元1410可以包括：图2所示的电流源IS0和电流吸收器IS0’。电流源IS0可以用于根据输入数据DIN0而产生参考电流IR和选择性地耦接至输出端TS。电流吸收器IS0’可以用于根据输入数据DIN0而接收参考电流IR和选择性地耦合至输出端TS。其中，当电流源IS0和电流吸收器IS0’中的其中一个根据输入数据DIN0而耦合至输出端TS时，另一个不耦合至输出端TS。在本实现方式中，电流式驱动单元1410可以进一步包括：开关SC1和SC3，其中，开关SC1和SC3的开关状态受输入数据DIN0中的数据信号DP0控制。开关SC1根据数据信号DP0而选择性地耦接在电流源IS0和输出端TS之间，以及开关SC3根据数据信号DP0而选择性地耦接在电流吸收器IS0’和输出端TS之间。其中，当开关SC1因为数据信号DP0而切换为导通时，开关SC3切换为断开；以及当开关SC1因为数据信号DP0而切换为断开时，开关SC3切换为导通。特别地，在本实施例中，开关SC1和SC3的开关状态等同/类似于图2所示的开关SC1和SC3的开关状态。电压式驱动单元1420可以包括：由图2所示的阻抗元件(由电阻器R1实现)和开关SV1和SV3实现。电阻器R1耦接在端点NS和输出端TS之间，其中，根据输入数据DIN0，端点NS可以经由开关SV1耦接至DC电源VDD(即参考电压VR1)或者经由开关SV3耦接至接地电压(即参考电压VR2)。换言之，开关SV1根据输入数据DIN0而选择性地耦接在参考电压VR1和输出端TS(经由电阻器R1)之间。开关SV3根据输入数据DIN0而选择性地耦接在参考电压VR2和输出端TS(经由电阻器R1)之间。在本实现方式中，当开关SV1因为输入数据DIN0而切换为导通时，开关SV3切换为断开。当开关SV1因为输入数据DIN0而切换为断开时，开关SV3切换为导通。例如，输入数据DIN0中的数据信号DP0可以控制开关SV1和开关SV3的开关状态，其中当开关SV1和开关SV3中的其中一个切换为导通时，另一个切换为断开。基于前述的开关操作，根据输入数据DIN0，电阻器R1的一端可以耦接至输出端TS，另一端(端点NS)可以经由开关SV1耦接至DC电源VDD或者经由开关SV3耦接至接地电压。例如，在参考电压VR1大于参考电压VR2的情形中，当开关SV1根据数据信号DP0切换为导通而使得参考电压VR1(DC电源VDD)经由电阻器R1耦接至输出端TS时，开关SC1切换为导通而开关SV3和SC3切换为断开。因此，电流源IS0产生的参考电流IR可以经过开关SC1而从输出端TS输出至终端电阻器RS，从而增加了输出端TS的电压。另外，当开关SV1切换为断开而开关SV3切换为导通时，开关SC1切换为断开和开关SC3切换为导通，以使得电流吸收器IS0’接收参考电流IR。基于以上开关操作，无需使用大电源电压即可获得大输出摆幅。上述的电压式驱动单元1420的架构和开关控制信号仅是用于说明目的，而不意味着对本发明的限制。在一个替代设计中，开关SV1和SV3可以由三路开关替换，如此允许端点NS根据输入信号DIN0而耦合至DC电源VDD和接地电压中的其中一个。在另一可选设计中，图14中所示的开关SV1和SV3以及电阻器R1可以由图5中所示的开关SV1、SV3和电阻器RA和RC替换。换句话说，在本替代设计中，通过图5所示的电压式驱动单元520来修改电压式驱动单元1420的结构。因此，电阻器RA的一端耦接至输出端(即输出端TS)，另一端根据输入数据DIN0而经由开关SV1选择性地耦接至DC电源VDD；电阻器RB的一端耦接至输出端(即输出端TS)，另一端根据输入数据DIN0而经由开关SV3选择性地耦接至接地电压。本领域技术人员可以理解，根据图5所示的电压式驱动单元520修改的电压式驱动单元1420的操作，此处出于简洁而省略进一步的描述。在另一替代设计中，图14中所示的开关SV1和SV3以及电阻器R1可以由三路开关和图5所示的电阻器RA和RC来替代。因此，当DC电源VDD根据输入数据DIN0而经由电阻器RA耦接至输出端TS时，接地电压不耦接至输出端TS；接地电压根据输入数据DIN0而经由电阻器RB耦接至输出端TS时，DC电源VDD不耦接至输出端TS。在另一替代设计中，开关SC1和SC3可以由三路开关替换，如此允许输出端TS根据输入数据DIN0而耦接至电流源SI0和电流吸收器IS0’中的其中之一。简言之，只要端点NS能够根据输入数据DIN0而耦接至DC电源VDD和接地电压中的其中一个，以及电流源IS0和电流吸收器IS0’中的其中一个能够根据输入数据DIN0而耦接至输出端TS，那么任何替代和修改均落入本发明的范围。在一个实施例中，本公开的驱动电路可以进一步使用耦合技术来调整输出端处的电压电平。请参考图15，是根据本发明另一实施例的驱动电路的结构示意图。该驱动电路1500的架构是基于图13所示的驱动电路1300的架构，其中，主要差别在于驱动电路1500使用电容性元件1506(在本实施例中，由电容器CS实现)来调整输出端TS处的电压电平。例如，当终端电阻器RS耦接至接地端(参考电压VF由接地电压来实现)时，将电容器CS耦合在输出端TS和终端电阻器RS之间可以阻止输出端TS处的电压电平掉落到0伏特以下。图16是图15所示的驱动电路1500的实现方式的结构示意图。驱动电路1600的架构是基于图14所示的驱动电路1400的架构，其中主要差别在于：驱动电路1600使用电容器CS进行AC耦合。在本实现方式中，终端电阻器RS耦接至公共接地端GND仅是出于说明目的。本领域技术人员应可理解这不是对本发明的限制。例如但不是限制，假设DC电源VDD为1V，参考电流IR的大小为1mA，并且电阻器R1的阻抗值和终端电阻器RS的阻抗值均等于50ohm(阻抗匹配)，输出端TS处的最大电压电平可以提升至775mV(即，VDD/2+VDD/4+IR×RS/2)，并且输出端TS处的最小电压电平可以为225mV(即，VDD/2－VDD/4－IR×RS/2)。输出端TS的输出电压摆幅可以表示为(VDD/2+IR×RS)。由于熟悉耦合技术的人员在阅读指向图1～14的段落之后，应可理解驱动电路1500/1600的操作，因此出于简洁而省略进一步的描述。具有一对差分输出端的驱动电路可以利用本发明公开的驱动控制机制来增加输出摆幅。请再次参考图12。在DC电源VDD(一个参考电压)大于接地电压(另一参考电压)的情形中，当开关SV1和SC1根据数据信号DP0切换为导通，以及开关SV4和SC4根据数据信号DN0切换为导通时，开关SV3和SC3根据数据信号DP0切换为断开以及开关SV2和SC2根据数据信号DN0切换为断开。另外，当开关SV1和SC1根据数据信号DP0切换为断开以及开关SV4和SC4根据数据信号DN0切换为断开时，开关SV3和SC3根据数据信号DP0切换为导通以及开关SV2和SC2根据数据信号DN0切换为导通。举例但不是限制，假设DC电源VDD的大小为1V，参考电流IR的大小为1mA，电阻器R1和R2的阻抗值均等于50ohm，以及终端电阻器RT的阻抗值等于100ohm(阻抗匹配)，则输出端的最大电压电平可以增加至550mV(即，VDD/2+IR×RT/2)，以及输出端的最小电压电平可以为－550mV(即，－VDD/2－IR×RT/2)。输出端的输出电压摆幅可以表示为(VDD+IR×RT)。据此，相比于最大差分输出电平(峰值至峰值电平)限制于电源电压电平的现有发射器设计，本公开的驱动电路可以得到高于电源电压电平(即，VDD)的输出摆幅。在一个实施例中，本公开的驱动控制机制可以在其他差分电路拓扑结构中使用以增加输出摆幅，诸如图5所示的驱动电路500。本领域技术人员在阅读指向图1～16的段落之后，应可理解使用了本公开的驱动控制机制的差分驱动电路的操作，因此出于简洁而省略进一步的描述。本公开的驱动控制机制可以在多电平驱动器中使用。请参考图17，是根据本发明实施例的驱动电路的结构示意图。图17所示的驱动电路的架构是基于图14所示的驱动电路1400的架构，并且主要不同在于：图17所示的驱动电路包括：n个电流式驱动单元1710_1～1710_n，以及n个电压式驱动单元1720_1～1720_n，其中，n为大于1的整数。图17所示的驱动电路根据n个输入数据(分别具有数据信号D1～Dn)来产生输出信号至终端电阻器RS，其中该n个输入数据由控制电路1704产生，其中该控制电路1704可以由DAC(Digital-to-AnalogConverter，数模转换器)、发射端FIR电路或者其他类型的控制电路实现。在本实施例中，电流式驱动单元1710_1和电压式驱动单元1720_1可以受数据信号D1控制，电流式驱动单元1710_2和电压式驱动单元1720_2可以受数据信号D2控制，等等。每个电流式驱动单元可以包括：电流源(电流源IM1～IMn之一)、电流吸收器(电流吸收器IM1’～IMn’之一)和一组开关(如，开关SC11－SC13/SC21－SC23/…/SCn1－SCn3)，以及每个电流式驱动单元可以根据对应的输入数据(数据信号D1～Dn之一)，从输出端TS输出参考电流至终端电阻器RS。每个电压式驱动单元包括：一组开关(如，开关SV11－SV13/SV21－SV23/…/SVn1－SVn3)和阻抗元件(电阻器R11～Rn1之一)，并且每个电压式驱动单元根据对应的输入数据(数据信号D1～Dn)，将DC电源VDD和接地电压之一耦接至输出端TS。在一种典型设计中，控制电路1704可以由提供二进制加权输出码的DAC实现，n个输入数据(数据信号D1～Dn)对应n位二进制码，并且生成的输出信号(如，输出端TS处的电压电平)可以包括：n个分量，分别响应数据信号D1～Dn而产生。换句话说，生成的输出信号中的n个分量具有二进制加权关系，例如当n＝3时，这3个分量之间的二进制加权比可以为4：2：1。需要说明的是，n个分量之间的权重比可以不限制为二进制加权比，而可以是其他的权重比。在另一典型设计中，控制电路1704可以由发射端FIR电路实现，不同的电压/电流式驱动单元可以用于预加重(pre-emphasis)和/或去加重(de-emphasis)，其中数据信号D1～Dn中的其中一个为相对于数据信号D1～Dn中的另一个/其他的提前信号(advancedsignal)或延迟信号(delayedsignal)。对于多电平驱动电路领域的技术人员在阅读了指向图1～14的段落之后，应可理解图17所示的驱动电路的操作，因此出于简洁而省略进一步的描述。图18是根据本发明另一实施例的驱动电路的结构示意图。图18所示的驱动电路的架构是基于图17所示的驱动电路的架构，其中主要的不同在于：图18所示的驱动电路进一步包括：电容器CS，用于AC耦合。在阅读了指向图1～17的段落之后，本领域技术人员应可理解在多电平驱动应用中使用的图18所示的驱动电路的操作，因此出于简洁而不再重复类似描述。图19是根据本发明另一实施例的驱动电路的结构示意图。图19所示的驱动电路的架构是基于图12所示的驱动电路1200的架构，并且主要不同在于，图19所示的驱动电路包括：n个电流式驱动单元1910_1～1910_n，以及n个电压式驱动单元1920_1～1920_n，其中，n为大于1的整数。图19所示的驱动电路根据n个输入数据来产生输出信号至终端电阻器RS，其中该n个输入数据由控制电路1904产生，其中该控制电路1904可以由DAC、发射端FIR电路或者其他类型的控制电路实现。在本实施例中，n个输入数据中的每一个均包括：第一数据信号(数据信号D1～Dn之一)和第二数据信号(数据信号D1’～Dn’之一)，其中第一数据信号和第二数据信号可以为彼此反相的信号或者非重叠信号。另外，电流式驱动单元1910_1和电压式驱动单元1920_1受数据信号D1和数据信号D1’的控制，电流式驱动单元1910_2和电压式驱动单元1920_2可以受数据信号D2和D2’的控制，等等。每个电流式驱动单元包括：电流源(电流源IM1～IMn之一)、电流吸收器(电流吸收器IM1’～IMn’之一)和一组开关(如，开关SC11～SC14/SC21～SC24/…/SCn4～SCn4)，并且每个电流式驱动单元可以根据对应的输入数据(一组数据信号D1～D1’/D2～D2’/…/Dn～Dn’)，而从一对差分输出端(具有输出端TS和TS’)输出/接收参考电流。每个电压式驱动单元包括：一组开关(如，开关SV11～SV14/SV21～SV24/…/SVn4～SVn4)和一组阻抗元件(电阻器R11～R12/R21～R22/…/Rn1～Rn2)，并且每个电压式驱动单元根据对应的输入数据(一组数据信号D1～D1’/D2～D2’/…/Dn～Dn’)而将DC电源VDD耦接至输出端TS和TS’之一，以及将接地电压耦接至输出端TS和TS’中的另一。在一种典型设计中，控制电路1904由提供二进制输出码的DAC实现，n个输入数据(即数据信号D1～Dn或D1’～Dn’)对应n位二进制码，以及该产生的输出信号可以包括：n个分量，分别响应n个输入数据而产生。换句话说，产生的输出信号中的n个分量具有一定的权重比关系。考虑数据信号D1～Dn由3位DAC(即，n＝3)产生的情形。举例但不是限制，当DC电源VDD的大小为1V，电流源IM1～IM3各自产生的参考电流的大小之和为1mA，电阻器R11～Rn1各自的阻抗值的倒数之和(即：1/R11+1/R21+…+1/Rn1)等于终端电阻器RSM的阻抗值的一半的倒数，电阻器R12～Rn2各自的阻抗值的倒数之和(即：1/R12+1/R22+…+1/Rn2)等于终端电阻器RSM的阻抗值的一半的倒数，以及终端电阻器RSM的阻抗值等于100ohm时，二进制加权码(表示对应的输出的n个分量之间具有二进制加权关系)和差分输出(输出端TS和TS’之间的电平差)之间的关系如下表所示。D3/D2/D1差分输出1/1/1+550mV1/1/0+393mV1/0/1+236mV1/0/0+79mV0/1/1-79mV0/1/0-236mV0/0/1-393mV0/0/0-550mV在另一典型设计中，控制电路1904可以由发射端FIR电路实现，不同的电压/电流式驱动单元用于预加重(pre-emphasis)和/或去加重(de-emphasis)，其中n个输入数据中的其中一个为相对于n个输入数据中的另一个/其他的提前信号或延迟信号。考虑数据信号D1～Dn由3抽头(3-tap)发射端FIR电路产生并且对应D1～Dn的加权比为5：2：1(非二进制加权关系)的情形。举例而不是限制，当DC电源VDD的大小为1V，电流源IM1～IM3各自产生的参考电流的大小之和为1mA，电阻器R11～Rn1各自的阻抗值的倒数之和(即：1/R11+1/R21+…+1/Rn1)等于终端电阻器RSM的阻抗值的一半的倒数，电阻器R12～Rn2各自的阻抗值的倒数之和(即：1/R12+1/R22+…+1/Rn2)等于终端电阻器RSM的阻抗值的一半的倒数，以及终端电阻器RSM的阻抗值等于100ohm时，此时二进制码和差分输出(输出端TS和TS’之间的电平差)之间的关系如下表所示。D3/D2/D1差分输出1/1/1+550mV1/1/0+413mV1/0/1+275mV1/0/0+138mV0/1/1-138mV0/1/0-275mV0/0/1-413mV0/0/0-550mV对于多电平驱动电路中的技术人员在阅读指向图1～18的段落后，应可理解图19所示的驱动电路的操作，因此出于简洁而省略进一步描述。以上仅是说明目的，而不意味着对本发明的限制。在替代设计中，电流式驱动单元的数量和电压式驱动单元的数量可以不同。例如，高速应用可以使用更少的电流式驱动单元以增加带宽。图20示意了单端驱动结构中电流式驱动单元的数量少于电压式驱动单元的数量的例子，以及图21示意了在差分驱动结构中电流式驱动单元的数量少于电压式驱动单元的数量的例子。在另一例子中，可以在电压式驱动单元的数量小于电流式驱动单元的数量的驱动电路中使用本公开的驱动控制机制。请注意：在本公开的驱动电路在均衡器架构中使用以改善信号传送质量的情形中，可以利用本公开的电流式驱动单元来提高设计弹性。在以下对本公开的均衡器架构的描述中，将给出3抽头FIR均衡器的实现方式。但是，本领域技术人员应可理解，这仅是示例而不是对本发明的限制。图22是根据本发明实施例的驱动电路的结构示意图。该驱动电路1200的架构是基于图5所示的驱动电路500的架构，两者之间的主要区别在于驱动电路1200可以进一步包括：电流式驱动单元1230和电流式驱动单元1240，用于预加重和/或去加重。特别地，驱动电路1200可以接收多个输入数据DIN0，DIN-1和DIN1，并且相应地产生输出信号SOUT。其中，输入数据DIN-1为相对于输入数据DIN0的一提前输入数据，以及输入数据DIN1是相对于输入数据DIN0的一延迟输入数据。电流式驱动单元1230耦接至输出端T1和输出端T2(一对差分输出端)，并且用于产生参考电流IR’、根据输入数据DIN-1来将该参考电流IR’从输出端T1和输出端T2中的其中一个输出，以及根据输入数据DIN-1来从输出端T1和输出端T2中的另一个接收该参考电流IR’。电流式驱动单元1240耦接至输出端T1和输出端T2(一对差分输出端)，并且用于产生参考电流IR”，根据输入数据DIN1来将该参考电流IR”从输出端T1和输出端T2中的其中一个输出，以及根据输入数据DIN1从输出端T1和输出端T2中的另一个接收该参考电流IR”。在本实施例中，电流式驱动单元1230的架构和电流式驱动单元1240的架构均是基于电流式驱动单元210的架构。因此，电流式驱动单元1230可以包括：电流源IS-1，电流吸收器IS-1’以及多个开关SC1’～SC4’，以及电流式驱动单元1240可以包括：电流源IS1，电流吸收器IS1’以及多个开关SC1”～SC4”。输入数据DIN-1可以包括：数据信号DP-1和数据信号DN-1，其中数据信号DP-1和数据信号DN-1可以互为反相信号或者非重叠信号。数据信号DP-1可以控制开关SC1’和SC3’的开关状态，以及数据信号DN-1可以控制开关SC2’和SC4’的开关状态，其中，数据信号DP-1为相对于数据信号DP0的提前信号(如，提前一位时间(onebitperiod))，以及数据信号DN-1为相对于数据信号DN0的提前信号(如，提前一位时间)。类似地，输入数据DIN1可以包括：数据信号DP1和数据信号DN1，其中数据信号DP1和数据信号DN1可以互为反相信号或者为非重叠信号。数据信号DP1可以控制开关SC1”和SC3”的开关状态，以及数据信号DN1可以控制开关SC2”和SC4”的开关状态，其中，数据信号DP1为相对于数据信号DP0的延迟信号(如，延迟一位时间)，以及数据信号DN1为相对于数据信号DN0的延迟信号(如，延迟一位时间)。由于预加重/去加重的目的是对信号施加提前/延迟处理或者进行相反的向处理，然后将处理后的信号以适当权重来叠加至原信号。例如，预加重的方式可以是将信号提前或延时后，然后选择一个比例与原本没有提前或延后的信号直接在输出端耦合。耦接至输出端T1的开关SC2’和SC4’受数据信号DN-1(相对于数据信号DN0的提前信号)的控制，耦接至输出端T1的开关SC2”和SC4”受数据信号DN1(相对于数据信号DN0的延迟信号)的控制，耦接至输出端T2的开关SC1’和SC3’受数据信号DP-1(相对于数据信号DP0的提前信号)的控制，耦接至输出端T2的开关SC1”和SC3”受数据信号DP1(相对于数据信号DP0的延迟信号)的控制。另外，参考电流IR’和IR”各自的大小可以根据设计考量而调整。对于发射端均衡器领域的技术人员在阅读了指向图1～7的段落之后，应可理解驱动电路1200应用于三抽头FIR时的操作，因此出于简洁而省略进一步的描述。如图22所示，通过仅仅添加电流式驱动单元1230和1240而无需修改原始电路结构(如电流式驱动单元210和/或电压式驱动单元520)，就可以实现信道损耗补偿，这意味着本公开的驱动器架构具有高的设计弹性。具体地，使用本公开的驱动器架构可以轻易地实现N抽头FIR均衡器，其中为N为正整数。例如，电流式驱动单元1230或者电流式驱动单元1240为可选的。在另一例子中，可以添加其他的电流式驱动单元来实现均衡器。进一步地，电流式驱动单元210/1230/1240可以由基于图1所示的电流式驱动单元110的操作而实作出的电流式驱动单元来替代，和/或电压式驱动单元520可由基于图1所示的电压式驱动单元120的操作而实作出的电压式驱动单元来替代。例如，图2所示的驱动单元200可以用于实现N抽头FIR均衡器。总之，本公开的驱动电路不仅可以降低功率损耗，而且具有高的设计弹性。另外，由于本公开的驱动电路可以降低驱动电流，因此开关设备的尺寸可以降低，如此降低了从差分输出对所见的负载阻抗和减小了寄生电容。另外，本公开的驱动电路可以在增加输出摆幅的同时，维持低电源电压电平。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。当前第1页1 2 3