1.一种多级数模转换器(DAC)，包括：
包括第一组电路元件的第一阶段，
包括第二组电路元件的第二阶段，和
包括第三组电路元件的第三阶段，第三阶段提供第一和第二单独切换的阻抗路径内的负荷；
其中，所述DAC在操作的第一模式、第二模式和第三模式的每个中可操作，其中，在所述第一模式中，第一阶段可切换地连接到独立于第三阶段的第二阶段；在所述第二模式中，所述负载耦合并提交给电路元件的第二阶段的第一部分，并在所述第三模式中，所述负载耦合并提交给电路元件的第二阶段的第二不同部分。
2.如权利要求1所述的DAC，其中，所述负载包括第一可变电阻器。
3.如权利要求1所述的DAC，其中，所述负载包括数字可变阻抗元件。
4.如权利要求1所述的DAC，其进一步包括多路复用器，经配置以选择性地将负载耦合到电路部件的第二阶段。
5.如权利要求4所述的DAC，其中，多路复用器限定从负载到电路元件的第二阶段的第一和第二可切换路径。
6.如权利要求4所述的DAC，其中，第三阶段包括数字变阻器，多路复用器作为数字变阻器的组件。
7.如权利要求4所述的DAC，其中，第三阶段包括一个第一多路复用器和第二多路复用器中，可操作的选择第一复用器或第二复用器，提供第一和第二单独切换的阻抗通路。
8.如权利要求1所述的DAC，进一步包括与负载串联布置的一组开关，选择地耦合所述负载到所述第二阶段。
9.如权利要求1所述的DAC，其中，第三阶段包括第一负载和第二负载，第一载荷和第二载荷的每个独立于电路元件的第二阶段的第二和第一负载的另一个。
10.如权利要求9所述的DAC，其中，所述第一负载和第二负载的每个包括可变电阻器。
11.如权利要求10所述的DAC，其中，所述第一和第二可变电阻器的每个的电阻具有重叠阻抗范围。
12.如权利要求9所述的DAC，其中，所述第一负载和第二负载的至少一个包括数字可变阻抗元件。
13.如权利要求12所述的DAC，其中，所述第一负载和第二负载的每个包括数字可变阻抗元件。
14.如权利要求1所述的DAC，其中，负荷是通过包括多个电阻器的电阻网络提供，其可个别地切换以限定DAC中的最高有效位MSB的和最低有效位LSB的跃迁。
15.如权利要求1所述的DAC，其中，所述第三阶段被配置成提供从第一阶段到DAC的输出的高分辨率路径和低分辨率路径的每个。
16.如权利要求1所述的DAC，其中，第三阶段包括可编程的电阻网络，提供多个单个可切换的阻抗路径。
17.如权利要求16所述的DAC，其中，所述可编程电阻网络被配置成被数字控制。
18.如权利要求1所述的DAC，其中，所述DAC被配置为在飞跃青蛙配置中激活每个操作模式，使得用于在第一阶段中的每个阻抗元件，切换机制能有效地激活所述第一、第二和第三模式。
19.如权利要求18所述的DAC，配置成使得在从第一阶段的第一阻抗元件耦合到第二阶段的过渡，顺序地将第一阶段的第二阻抗元件耦合到现有模式被保持的第二阶段。
20.一种将数字输入码转换为模拟等效的方法，该方法包括：
提供了一种多级数模转换器DAC，包括：包括第一组电路元件的第一阶段，包括第二组电路元件的第二阶段，以及包括第三组电路元件的第三阶段，第三阶段提供第一和第二单独切换的阻抗路径内的负荷；
在操作的第一模式、第二模式和第三模式的每个中可操作DAC，其中，在第一模式中，第一阶段可切换地连接到独立于第三阶段的第二阶段；在第二模式中，所述负载耦合并提交给电路元件的第二阶段的第一部分，并在第三模式中，所述负载耦合并提交给电路元件的第二阶段的第二不同部分。
21.如权利要求20所述的方法，还包括：分析所述数字输入码，并且响应于数字输入码的分析，选择第一模式、第二模式和第三模式中的一个。
22.如权利要求21所述的方法，其中，分析所述数字输入码包括：确定从第一模式、第二模式和第三模式的每个到第一模式、第二模式和第三模式的另一个的过渡。
23.如权利要求22所述的方法，其中，第一阶段包括在串排列中设置的多个阻抗元件，和所述确定转变包括实现跨越式开关制度。
24.权利要求22所述的方法，其中，确定从每个所述第一模式、二模式和第三模式到第一模式、第二模式和第三模式的另一个的过渡是从数字编码DAC传递函数确定。
25.如权利要求20所述的方法，包括：提供一组开关和使用该组开关以进行第三阶段中的负载的切换，并同时还以进行第二阶段内的各个阻抗元件的开关的方法。
26.一种数模转换器电路，包括：
包括第一组电路装置的第一阶段，包括第二组电路装置的第二阶段和包括第三组电路装置的第三阶段在第三阶段提供第一和第二单个切换阻抗装置内的负载；
装置，用于在第一模式，第二模式和第三操作模式的每个操作DAC装置，其中，在第一模式中，第一阶段是通过可切换耦合装置耦合到独立于第三阶段的第二阶段；在第二模式中，所述负载通过耦合装置耦合并提交给电路装置的第二阶段的第一部分，并在第三模式下，所述负载耦合并提交给电路的第二阶段的第二不同部分。