电路板及其组件的制作方法

本实用新型涉及电子技术领域，特别涉及一种电路板及其组件。

背景技术：

手机、平板电脑等电子产品对电源的稳定性要求较高，且对电源提供的电压和电流大小也有一定的要求。例如，中央处理器等处理芯片是采用低电压、大电流来驱动的；即，需要大电流走线连接至中央处理器的电源端。

现有技术中，为了满足中央处理器的性能需求，通常需要在印制电路板上铺大铜面作为大电流走线连接至中央处理器；大铜面会占用印刷电路板表面的较大区域，对于需要摆放越来越多电子元件(以实现电子产品的越来越多功能)的印刷电路板而言，铺大铜面不利于电子元件的灵活设置及电子产品功能的开发。

并且，需要大电流驱动的元器件，如中央处理器，其所在的印刷线路板区域通常属于信号孔密集区域(中央处理器的多个信号接脚分别通过多个信号走线传输信号；多个信号走线位于印刷线路板的不同基板层表面，故基板层开设有多个信号孔以连接各接脚和各信号走线)，一般没有空余区域以供铺大铜面。对于要在信号孔密集区域铺大铜面，目前的解决办法是，把各信号孔调整至很大间距供大电流走线通过，有时还需要多个基板层共同配合才能实现；不仅设计难度大，而且可能由于排列过于紧密，大电流走线会对其他走线及电子元件产生干扰，破环电子产品的稳定性。

技术实现要素：

本实用新型的目的在于提供一种电路板及其组件，实现了大电流从柱体走线中通过，从而有利于其他走线及电子元器件的灵活排布，为在电路板上摆放更多其他元器件或者排布更多其他走线提供空间，提高了应用其的电子设备的稳定性。

为解决上述技术问题，本实用新型的实施方式提供了一种电路板，包括：层叠设置的多个介质层，其中至少一个介质层具有至少一走线槽；至少一柱体走线，设置于所述走线槽。

本实用新型的实施方式还提供了一种电路板组件，包括：至少二个电子元件以及上述电路板；所述二个电子元件分别安装于所述电路板，且分别连接于所述柱体走线的两端。

本实用新型实施方式相对于现有技术而言，在电路板中层叠设置具有走线槽的介质层，且至少一柱体走线设置于走线槽，从而实现大电流从柱体走线中通过，即，无需铺大铜面就可实现走大电流(现有的走线均是设置在介质层表面，由于走线截面积越大，通过的电流越大，所以要走大电流的话要铺大铜面)，从而有利于其他走线及电子元器件的灵活排布，为在电路板上摆放更多其他元器件或者排布更多其他走线提供空间；并且，能够减少对其他走线及电子元件的干扰，降低电路板的发热，从而提高了应用电路板的电子设备的的稳定性；并且本实用新型降低了电路板的仿真难度。

另外，开设有走线槽的所述介质层具有多个信号孔；所述电路板还包括多个表面走线与至少一焊球阵列封装；所述焊球阵列封装设置于所述多个介质层中层叠在外层的介质层的表面；所述柱体走线连接于所述焊球阵列封装的一个接脚；所述多个表面走线设置于所述多个介质层的其中一个或多个介质层的表面，且分别通过所述多个信号孔连接于所述焊球阵列封装的多个接脚；提供了一种应用于信号孔密集区域时电路板的具体设计，满足了实际设计的应用需求，保证了本实用新型的可行性。

另外，焊球阵列封装匹配于中央处理器。即，柱体走线可应用于中央处理器，以满足需要大电路驱动的中央处理器的性能，拓展了本实用新型的应用场景。

另外，走线槽贯穿所述介质层。即柱体走线贯穿所述介质层(柱体走线设置于走线槽)，进一步实现柱体走线通过更大电流。

另外，柱体走线的至少一个柱体表面突出于所述介质层的表面，且所述柱体表面突出于所述介质层的表面的高度等于或小于所述表面走线的厚度；使得柱体表面突出于介质层的部分尽量与表面走线的厚度保持在同一水平面。便于制作。

另外，开设有走线槽的所述介质层的数目为多个，且各介质层上的走线槽相互连通；便于设置于各介质层走线槽的柱体走线从相互连通的走线槽走线，提供了电路板的不同介质层的柱体走线的具体设置方式。

另外，二个电子元件分别为电压源与封装芯片；提供了连接于柱体走线两端的电子元件，拓展了本实用新型的应用场景。

附图说明

图1是根据第一实施方式的电路板中走线槽未贯穿介质层的示意图；

图2是根据第一实施方式的电路板中走线槽贯穿介质层的示意图；

图3是根据第二实施方式的电路板中不同介质层的走线槽相互连通的示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本实用新型的第一实施方式涉及一种电路板，包括：层叠设置的多个介质层，至少一柱体走线、多个表面走线以及至少一焊球阵列封装(BGA，Ball Grid Array)。

本实施方式中，走线槽3设置于多个介质层中层叠在外层的介质层中。如图1所示，多个介质层中层叠在外层的介质层1具有上表面11与下表面12，介质层1具有至少一个走线槽3，图1中仅示例性地画出一个走线槽，然不限于此。柱体走线4设置于走线槽3，柱体走线4的柱体表面突出于介质层1的上表面11，且柱体走线4的表面突出于介质层1上表面11的高度等于或小于表面走线的厚度；较佳的，柱体走线4的表面突出于介质层1的部分与表面走线保持在同一水平面，以便电路板的制作。其中，表面走线是指设置于各介质层表面且用于信号传输的导线。

本实施方式中，柱体走线4的两端可以分别连接于电源接脚与电子元件，柱体走线4用于供电给电子元件，本实施方式对柱体走线4具体连接的电子元件的类型不作任何限制。

本实施方式中，可根据需要通过的电流大小来决定柱体走线4所需的截面积；通过的电流越大，柱体走线4所需要的截面积越大，本实施方式对柱体走线4的截面积不作任何限制。

进一步的，如图2所示，设置于多个介质层中层叠在外层的介质层1的走线槽3也可以设计为贯穿介质层1，即柱体走线4贯穿介质层1(柱体走线4设置于走线槽3)，进一步实现柱体走线4通过更大电流。

本实施方式中，柱体走线4的柱体表面相对于介质层1的表面也可以是齐平或者凹陷，然不作任何限制，可根据实际设计的需要进行具体设置。

需要说明的是，本实施方式中对设置于介质层1的走线槽、设置于走线槽3的柱体走线4的数目不作任何限制，可以为一个，也可以为多个；可根据实际需要具体设置。

本实施方式相对于现有技术而言，走线槽3设置于多个介质层中层叠在外层的介质层1中，且柱体走线4设置于走线槽3，从而使得大电流可以从柱体走线4中通过，即，无需铺大铜面就可实现走大电流(现有的走线均是设置在介质层表面，由于走线截面积越大，通过的电流越大，所以要走大电流的话要铺大铜面)，从而有利于其他走线及电子元器件的灵活排布，为在电路板上摆放更多其他元器件或者排布更多其他走线提供空间；并且，能够减少对其他走线及电子元件的干扰，降低电路板的发热，从而提高了应用电路板的电子设备的的稳定性；并且本实用新型降低了电路板的仿真难度。

较佳的，当在电路板的信号孔密集区域设置如上所述的柱体走线4时，本实用新型所带来的技术效果(即，有利于其他走线及电子元器件的灵活排布，为在电路板上摆放更多其他元器件或者排布更多其他走线提供空间)将更加显著，其中，电路板的信号孔密集区域具体说明如下：

电路板的信号孔密集区域即是指电路板上具有焊球阵列封装的区域。具体而言，焊球阵列封装设置于多个介质层中层叠在外层的介质层1的表面，多个表面走线可以设置于多个介质层的其中一个或多个介质层的表面，各介质层具有多个信号孔。多个表面走线分别通过多个信号孔连接于焊球阵列封装的多个接脚，从而焊球阵列封装的各接脚信号导引至电路板的各电子元器件。其中，柱体走线4连接于焊球阵列封装的一个接脚。本实用新型提供了一种将柱体走线应用于信号孔密集区域时电路板的具体设计，满足了实际设计的应用需求，保证了本实用新型的可行性。

其中，焊球阵列封装匹配于中央处理器，即，柱体走线4可应用于中央处理器，以满足需要大电路驱动的中央处理器的性能，拓展了本实用新型的应用场景；然不作任何限制，还可以匹配于其他采用低电压大电流驱动设计的元器件。

另外，本实施方式中，可以将需要设置走线槽3的介质层1按需要画出线路图，出底片资料时和其他介质层一起导出，然后采用铣槽等方法将介质层1的走线槽3铣出，再在其中设置柱体走线4，与其他正常蚀刻制作的介质层一起得到所述电路板；然本实施方式对电路板的制作方法不作任何限制。

本实用新型第二实施方式涉及一种电路板，第二实施方式与第一实施方式大致相同，主要区别之处在于：在本实用新型的第一实施方式中，走线槽只设置于多个介质层中层叠在外层的介质层中，而在本实用新型的第二实施方式中，走线槽可以设置于层叠设置的多个介质层中。

本实施方式中，层叠设置的多个介质层开设有走线槽时，各走线槽的一端可以相互连通，即，各走线槽的一端相互贯穿，各走线槽的柱体走线的一端相互连接。示例的，如图3所示，为包含层叠设置的多层介质层的电路板的俯视图；其中，例如第一层至第三层介质层中分别设置有柱体走线41、42以及43，并且，柱体走线41、42以及43的一端相互连通，从而共同连接于焊球阵列封装的对应接脚。其中，各柱体走线在空间中可以相互错开，即，不在同一竖直平面内。本实用新型提供了电路板的不同介质层的柱体走线的具体设置方式，本实施方式对介质层的数目不作任何限制。

实质上，层叠设置的多个介质层的各走线槽也可以位于同一平面内且相互连通，然本实施方式对此不作任何限制。

需要说明的是，柱体走线设置在层叠于表面的介质层的走线槽时，突出的高度可以高于表面走线的厚度，然而，当柱体走线设置在层叠于中间的介质层的走线槽时，突出的高度实际上等于或小于表面走线的厚度(即，突出的高度等于或小于两个介质层的间隔高度)。

值得一提的是，本实施方式中所涉及到的各元件均为逻辑元件，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本实用新型的创新部分，本实施方式中并没有将与解决本实用新型所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本实用新型第三实施方式涉及一种电路板组件，包括：至少二个电子元件以及第一实施方式或第二实施方式所述的电路板。

本实施方式中，二个电子元件分别安装于电路板，且分别连接于柱体走线的两端。

本实施方式中，二个电子元件分别为电压源与封装芯片。其中，封装芯片为中央处理器，然还可以为其他需要大电流驱动的元器件。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。