基于隧穿场效应晶体管（TFET）的高密度和低功率时序的制作方法

本申请要求于2015年10月23日提交的题为“TUNNEL FIELD-EFFECT TRANSISTOR(TFET)BASED HIGH-DENSITY AND LOW-POWER SEQUENTIAL(基于隧穿场效应晶体管(TFET)的高密度和低功率时序)”的美国专利申请序列号14/922,072的优先权，并且所述申请通过引用以其全文结合在此。

背景技术：

诸如触发器(FF)和锁存器之类的时序电路是钟控存储器元件，所述钟控存储器元件将逻辑状态存储在数字逻辑电路内。FF和锁存器消耗逻辑区域的主要部件。例如，对于一些重要的逻辑块，此部件可以是总面积的40％。功率(特别是动态时钟功率)是FF的重要属性。动态时钟功率不仅包括时钟树上的负载，而且更重要的是包括随着时钟切换在FF内耗散的功率。对于FF电路拓扑而言，最小化(即减少)内部时钟功率并实现电路鲁棒性是重要的考虑因素。

附图说明

通过以下给出的具体实施方式以及通过本公开的各实施例的附图将更加全面地理解本公开的实施例，然而，本公开的实施例不应被视为将本公开限制于特定实施例，而是仅用于解释和理解。

图1展示了相对于漏极-源极偏置分别示出具有对称导电性的n型金属氧化物半导体(NMOS)晶体管和具有非对称导电性的n型隧穿场效应晶体管(nTFET)的电流-电压(IV)特性的曲线图。

图2A-B展示了根据本公开的一些实施例的TFET触发器(FF)。

图3A展示了根据本公开的一些实施例的TFET FF。

图3B展示了根据本公开的一些实施例的图3A的TFET FF的时序图。

图4展示了根据本公开的一些实施例的TFET多位FF。

图5展示了根据本公开的一些实施例的TFET双沿FF。

图6展示了根据本公开的一些实施例的TFET锁存器。

图7展示了根据本公开的一些实施例的混合TFET-MOS锁存器。

图8展示了根据一些实施例的具有基于TFET的时序逻辑的智能设备或者计算机系统或者片上系统(SoC)。

具体实施方式

减少电源电压(VDD)同时保持低泄漏电流是最小化能耗并提高移动设备电池寿命的重要因素。金属氧化物场效应晶体管(MOSFET)亚阈值摆幅(SS)的热极限限制了降低阈值电压(Vt)，从而在低VDD下导致显着的性能降低。隧穿场效应晶体管(TFET)不受此热尾的限制并且可以在低VDD下表现得更好。

在某些方面，TFET的结构类似于互补金属氧化物半导体(CMOS)晶体管的结构，但是开关机构是不同的。例如，TFET通过调制通过势垒的量子隧穿来进行切换，而CMOS晶体管通过调制势垒上的热离子发射来进行切换。在CMOS晶体管中，由于kT/q(即室温下的60mV/十进制)，亚阈值斜率具有理论下限，其中，‘k’是Boitzmann常数，‘T’是绝对温度，并且‘q’是电子的电子电荷强度。

亚阈值斜率涉及Id电流相对于器件“断开状态”(即漏极电流(I_d)较小的情况，也被称为I_截止或“截止电流”)以及器件的“导通状态”(即存在大量I_d的情况，也被称为I_导通或“导通电流”)附近的Vgs电压特性的斜率。对于给定的截止电流目标(例如，通过针对包括MOSFET的器件的备用功率要求来确定)，MOSFET的I_d只能以此每十倍Id的60mV的最大速率进行增加。这可能会限制导通电流并因此限制电路性能(例如，晶体管开关的速度)。

对于低有功功率，由于有功功率对电源电压的平方依赖性(即，PαCV²，其中‘P’是功率，‘C’是电容，并且‘V’是电源电压)，CMOS晶体管非常有利于在较低的电源电压下进行操作。然而，由于从截止电流到导通电流的受限的(kT/q)电流增长率，当在低电源电压下操作CMOS晶体管时，由于CMOS晶体管可能在其阈值电压附近操作，所以导通电流将明显较低。相反地，已经示出TFET用于实现比使操作更低的电源电压的CMOS晶体管更尖锐的导通行为(例如，更陡的亚阈值斜率)。

有两种常见类型的TFET—n型(nTFET)和p型(pTFET)。对于nTFET，漏极电流随着栅极到源极电压(V_gs)的增加而增加，而对于pTFET，负漏极电流随着V_gs的减小(更负)而增加。栅极-源极电压(V_gs)大于V_t(阈值电压)时nTFET导通，而V_gs小于Vt时pTFET导通。与CMOS相比，在TFET的情况下，源极结和漏极结具有不同的掺杂类型。TFET也可以在漏极侧具有不同的结位置，但是物理形状可以与CMOS相似(例如，平面，FinFET，纳米线等)。nTFET中的源极是p型掺杂的，而漏极是n型掺杂的，并且pTFET中的源极是n型掺杂的而漏极是p型掺杂的。

在理想器件中，TFET在断开和导通状态下都示出了呈指数增加且与温度无关的特性。不像传统CMOS晶体管，在300K下亚阈值摆幅的下限为60mV/dec的情况下，TFET中的亚阈值摆幅与温度无关。这样，使用TFET可以显着地减少断开状态泄漏。TFET具有更陡且更期望的亚阈值斜率。当器件在低电源电压下被驱动时，这实现比利用CMOS晶体管更高的导通电流。

与常规FF设计相比，各种实施例描述了使用TFET电流-电压(I-V)曲线中存在的不对称导电特性的触发器(FF)和锁存器，以能够减小电路尺寸和复杂性。在一些实施例中，描述了使用TFET和CMOS晶体管形成的混合时序逻辑。

图1展示了相对于漏极-源极偏置分别示出具有对称导电性的NMOS和具有非对称导电性的nTFET的电流-电压(IV)特性的曲线图101和102。在此，不对称导电性是指单侧导电。例如，曲线图102示出了nTFET的正向偏置(负Vds)区域中几乎为零的导电性(注意，这是在线性标度中，并且仍可能是低电平的电流)以及反向偏置(正Vds)区域(例如，亚阈值区域)中的导电性。相反，对称导电是指双侧导电。例如，曲线图101示出了针对NMOS晶体管在正向偏置区域中导电并且在反向偏置区域中导电。

在一些实施例中，TFET时序单元(例如，FF和锁存器)的电路尺寸减小转化为用于较低功率操作的改进的面积效率、更密集的布局以及降低的开关电容。根据各个实施例和附图，其它技术效果将是显而易见的。

在以下描述中，讨论了大量细节以提供对本公开的实施例的更透彻的解释。然而，对于本领域的技术人员将明显的是，本公开的实施例可以在没有这些特定细节的情况下实践。在其他实例中，以框图形式而非详细地示出了众所周知的结构和装置以避免模糊本公开的实施例。

注意，在实施例的对应附图中，信号用线条表示。某些线条可能更粗从而指示更多的组成信号路径，和/或在一端或多端具有箭头从而指示主要信息流动方向。此类指示并非旨在是限制性的。相反，这些线条与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。如由设计需要或偏好所指示的任何所表示的信号可实际上包括可在任一方向上行进并可使用任何适当类型的信号方案来实现的一个或多个信号。

在整个说明书中，并且在权利要求书中，术语“连接(connected)”指已连接的物体之间的直接连接(例如，电、机械、或磁性连接)，不存在任何中介设备。术语“耦合(coupled)”指直接或间接连接，例如已连接的物体之间的直接电或机械、或磁性连接，或者通过一个或多个无源或有源中介设备的间接连接。

术语“电路”或“模块”可以指被安排成彼此合作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一个(a)”、“一种(an)”以及“所述(the)”的意义包括复数的指代。“内(in)”的意义包括“内”和“上”。

术语“基本上(substantially)”、“接近(close)”、“大致上(approximately)”、“近似于(near)”和“大约(about)”通常指在目标值的+/-10％内。除非另有说明，否则使用序数形容词“第一”、“第二”、“第三”等来描述共同对象，仅仅指示相同对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其他方式处于给定序列中。

应当理解的是，如此使用的术语在适当环境下可互换，以使得本文中所述的本发明的实施例例如能够以除本文中所示出或以其它方式描述的那些取向以外的其它取向操作。

说明书中和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“在...上方”、“在...下方”等(如果存在的话)用于描述性目的，而未必用于描述永久的相对位置。

为了实施例的目的，各个电路、模块和逻辑块中的晶体管是隧穿FET(TFET)。各个实施例的一些晶体管可以包括金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还可以包括三栅极和鳍式场效应晶体管、栅极全域圆柱形晶体管(Gate All Around Cylindrical Transistor)、方形线或矩形带状晶体管、或实现诸如碳纳米管或自旋电子器件的晶体管功能的其它器件。MOSFET对称的源极和漏极端子即为完全相同的端子并且在此可互换地使用。另一方面，TFET器件具有非对称的源极和漏极端子。本领域的技术人员将理解的是，在不背离本公开的范围的情况下，其他晶体管(例如，双极结型晶体管—BJT PNP/NPN、BiCMOS、CMOS等)可以用于一些晶体管。

图2A-B分别展示了根据本公开的一些实施例的TFET FF 200和TFET FF220。在一些实施例中，TFET FF 200包括主控级、从动级和时钟级。在一些实施例中，主控级包括第一时钟(ck)使能反相器，第二反相器和第一反馈时钟使能反相器。

在一些实施例中，如所示出，第一时钟使能反相器包括耦合在一起的p型TFET(pTFET)MP1和MPin以及n型TFET(nTFET)MN1和MNin。这里，晶体管MP1受时钟-3(ck3)控制，而晶体管MN1受时钟-2(ck2)控制，其中，输入数据‘D’由晶体管MPin和MNin所接收。第一时钟使能反相器的输出端(即，晶体管MPin和MNin的漏极端子)耦合至节点n1。在此，用于信号和节点的标签被可互换地使用。例如，取决于句子的上下文，ck2可以指节点ck2或在节点ck2处所接收到的信号ck2。

在一些实施例中，第一反相器包括pTFET MPbf1和nTFET Mnbf1，从而使得节点n1耦合至晶体管MPbf1和MNbf1的栅极端子，而节点n2(例如，输出节点)耦合至晶体管MPbf1和MNbf1的漏极端子。

在一些实施例中，如所示出，第一反馈时钟使能反相器包括耦合在一起的pTFET MP2和MPfb1以及pTFET MPfb1和MN2。在此，晶体管MN2受时钟信号ck3控制，而晶体管MP2受时钟信号ck2控制。在一些实施例中，晶体管MPbf1和MNfb1的栅极端子耦合至节点n2，而晶体管MPfb1和MNfb1的漏极端子耦合至节点n1。

在一些实施例中，主控级包括第二时钟使能反相器、第二反相器、输出反相器和第二反馈时钟使能反相器。

在一些实施例中，如所示出，第二时钟使能(正向)反相器包括耦合在一起的pTFET MP3和MPin2以及nTFET MN3和MNin2。在一些实施例中，晶体管MPin2和MNin2分别受时钟信号ck2和ck3控制。在一些实施例中，晶体管MP3和MN2的栅极端子耦合至节点n2。在一些实施例中，第二时钟使能反相器的输出端耦合至节点n3(例如，晶体管MPin2和MNin2的漏极端子耦合至节点n3)。

在一些实施例中，第二缓冲反相器包括晶体管MPbf2和MNbf2，从而使得晶体管MPbf2和MNbf2的栅极端子耦合至节点n3，而晶体管MPbf2和MNbf2的漏极端子耦合至节点n4。在一些实施例中，如所示出，第二反馈时钟使能反相器包括耦合在一起的pTFET MP4和MPfb2以及nTFET MN4和MNfb2。在一些实施例中，晶体管MPbf3和MNfb2的栅极端子耦合至节点n4，而晶体管MNfb2和MPfb2的漏极端子耦合至节点n3。在一些实施例中，晶体管MP4和MN3分别受时钟信号ck3和ck2控制。

在一些实施例中，输出反相器包括晶体管MPout和MNout，从而使得这些晶体管的栅极端子耦合至节点n3，而这些晶体管的漏极端子耦合至输出端Q。在此，电源是Vcc并且接地电源是Vss。

在一些实施例中，时钟信号ck2和ck3由包括两个串联耦合的反相器的时钟源提供。在一些实施例中，输入时钟信号ck由具有TFET MPck2和MNck2的时钟源的第一反相器接收。时钟源的第一反相器的输出是时钟信号ck2。在一些实施例中，时钟信号ck2由具有TFET MPck2和MNck3的时钟源的第二反相器接收。时钟源的第二反相器的输出端是时钟信号ck3。图2A的实施例在这里被认为是基准TFET FF。

除了下面的(多个)主要差别之外，图2B的TFET FF 220类似于图2A的TFET FF 200。在一些实施例中，TFET MPin2和MNin2的输入端耦合至节点n2，而TFET MP2和MN2分别受时钟信号ck2和ck3控制。

图3A展示了根据本公开的一些实施例的TFET FF 300。要指出的是，图3A的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但并不限于此。

在一些实施例中，TFET FF 300包括主控级、从动级、输出级和时钟源。在一些实施例中，主控级包括第一对TFET器件MPin和MNin。在一些实施例中，晶体管MPin和MNin的栅极端子耦合至节点‘D’。在此，节点名和信号名可互换地使用。例如，取决于句子的上下文，‘D’可以指节点‘D’上的数据信号“D”或者其可以指节点‘D’。在一些实施例中，晶体管MPin的源极端子耦合至节点ck2，而晶体管MNin的源极端子耦合至节点ck3。与图2A-B的第一钟控反相器相比，在此第一阶段使用较少的晶体管。

在一些实施例中，主控级进一步包括与参照图2A-B所描述的第一变相器相同的第一变相器。像是在图2A-B中，晶体管MPin和MNin的漏极端子耦合至节点n1，并且晶体管MPbf1和MNbf1的栅极端子耦合至节点n1。返回参照图3A，在一些实施例中，主控级进一步包括包含晶体管MPfb1和MNfb1的第二对TFET器件(也被称为第一反馈对)。在一些实施例中，晶体管MPfb1和MNfb1的栅极端子耦合至节点n2(其还耦合至晶体管MPbf1和MNbf1的漏极端子)。在一些实施例中，晶体管MPbf1和MNb1的源极端子分别耦合至节点ck3和ck2。在一些实施例中，晶体管MPfb1和MNfb1的漏极端子耦合至节点n1。与图2A-B的第一反馈时钟使能反相器相比，在此使用较少的晶体管。

返回参照图3A，在一些实施例中，从动级包括第三对TFET器件MPin2和MNin2。在一些实施例中，晶体管MPin2和MNin2的栅极端子耦合至节点n2，而晶体管MPin2和MNin2的漏极端子耦合至节点n3。在一些实施例中，晶体管MPin2和MNin2的源极端子分别耦合至ck3和ck2。在一些实施例中，如所示出，从动级进一步包括具有耦合在一起的TFET MPbf2和MNbf2第二反相器。在一些实施例中，晶体管MPbf2和MNbf2的栅极端子耦合至节点n3，而晶体管MPbf2和MNbf2的漏极端子耦合至节点n4。在一些实施例中，图3A的第二反相器与参照图2A-B所描述的从动级的第二反相器相同。

返回参照图3A，在一些实施例中，如所示出，主控级包括第二反馈反相器或包括耦合在一起的TFET MPfb2和MNfb2的TFET对。在一些实施例中，晶体管MPfb2和MNfb2的栅极端子耦合至节点n4，而晶体管MPfb2和MNfb2的漏极端子耦合至节点n3。在一些实施例中，晶体管MPbf2和MNbf2的源极端子分别耦合至ck2和ck3。与图2A-B的第二反馈反相器相比，在此阶段使用较少的晶体管。

在一些实施例中，提供输出级来缓冲存储在节点n3上的输出。在一些实施例中，输出级包括作为反相器而耦合在一起的TFET MPout和MNout。在一些实施例中，TFET MPout和MNout的栅极端子耦合至节点n3，而漏极端子耦合至输出节点‘Q’。

尽管这里参照上升沿触发的时序逻辑描述了各个实施例，但是所述实施例也可适用于下降沿触发的时序逻辑。例如，通过使由FF 300的TFET所接收到的时钟信号反相，可以实现下降沿触发的TFET FF。在一些实施例中，可以通过交换时钟信号来实现下降沿触发的TFET FF。例如，通过在TFET FF 300中利用ck3交换时钟信号ck2，可以实现下降沿触发的TFET FF。

能够在FF 300中各个TFET的源极端子处使用时钟信号ck2和ck3的一个原因是TFET器件所提供的单向性。通过利用这种电现象(如图1B的曲线图102所展示)，可以将FF设计为具有更少的晶体管和更少的有功功率。

表1比较了图2A的TFET FF 200与图3A的TFET FF 320的性能。对于这两个TFET FF，Vcc为0.35V。在此，性能通过在时钟的上升沿处生成的节点‘Q’处的输出所花费的时间(例如，t_clk2q)与建立时间(t_建立)之差来度量。差异越小，性能越高。TFET FF的性能还通过泄漏功率、有功功率、晶体管计数(例如，面积)和源极-漏极扩散冲突来进行测量。当晶体管截止时，泄漏功率主要是晶体管沟道中不想要的亚阈值电流的结果。有功功率主要是晶体管动态操作的结果(CV2*f)。

分离的MOSFET(即，串联器件)的经连接源极和漏极端子可以在MOSFET布局中重叠或相邻；但是TFET源极和漏极端子在TFET布局中必须分离开。TFET源极端子由与TFET漏极端子不同的材料形成，因此在布局中必须分离开以便避免源极/漏极扩散冲突。源极端子和漏极端子之间的空间增加可以增加一些TFET电路的布局面积，并且因此具有较少冲突的电路设计可以具有更紧凑的布局。

表1

表1示出了TFET FF 300几乎在所有性能度量上均胜过TFET FF 200。

图3B展示了根据本公开的一些实施例的图3A的TFET FF 300的时序图320。要指出的是，图3B的与任何其他附图的元件具有相同附图标记(或名称)的这些元件可以通过与所述方式相似的任何方式运行或起作用，但并不限于此。时序图320中的前三个波形是由时钟源生成的时钟信号ck、ck2和ck3。箭头指示触发行为。例如，时钟信号ck3的上升沿导致更新节点n3上的数据。TFET FF 300的操作与任何其他已知的FF类似，但面积和功耗较小。

根据一些实施例，通过将时钟信号(例如，ck2和ck3)施加到FF 300中的各个TFET的源极端子，用于时钟门控或时钟使能反相器的额外晶体管被移除。

图4展示了根据本公开的一些实施例的TFET多位FF 400。应指出的是，图4的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件可采用与所描述的方式相类似的任何方式进行操作或起作用，但不限于这些。

在这个示例中，四TFET FF 401被展示为TFET多位FF。通常使用多位FF(例如，结合的FF)，从而可以在多个存储元件之间共享公共FF电路和布局元件。

在一些实施例中，四TFET FF 401包括时钟源402，所述时钟源402与参照图2A-B和图3A所描述的时钟源相同。在一些实施例中，四TFET FF 401进一步包括四个FF 403a、403b、403c和404d。在一些实施例中，每个FF接收一位数据并生成一位输出。例如，FF 403a接收一位数据D0并输出一位输出Q0；FF 403b接收一位数据D1并输出一位输出Q1；FF 403c接收一位数据D2并输出一位输出Q2；并且FF 403d接收一位数据D3并输出一位输出Q3。在一些实施例中，每个FF的实现方式是根据图2A-B的TFET FF。在一些实施例中，每个FF的实现方式是根据图3A的TFET FF 300。在一个这样的实施例中，与图2A-B的TFET FF的电路元件相比，可以共享更多的电路元件。在一些实施例中，TFET FF 401是被设计用于存储四个位的四-FF。根据一些实施例，其他可能的实施例可以被设计用于通过进一步组合子电路403a的多个实例与子电路402的一个或多个实例来存储2、3或更多位。

图5展示了根据本公开的一些实施例的TFET双沿FF 500。应指出的是，图5的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件可采用与所描述的方式相类似的任何方式进行操作或起作用，但不限于这些。双沿FF可以用于减小时钟功率。在双沿FF中，数据在时钟信号的上升沿和下降沿两边进行采样。

在一些实施例中，TFET双沿FF 500包括并联耦合的两对TFET时钟使能反相器以便对输入数据‘D’进行采样。在一些实施例中，如所示出，第一对TFET时钟使能反相器包括耦合在一起的TFET Mpin1和MNin1。在一些实施例中，TFET MPin1和MNin1的栅极端子耦合至节点‘D’。在一些实施例中，TFET MPin1和MNin1的漏极端子耦合至节点n1。在一些实施例中，晶体管MPin1和MNin1的源极端子分别耦合至节点ck2和ck3。在一些实施例中，如所示出，第二对TFET时钟使能反相器包括耦合在一起的TFET MPin2和MNin2。在一些实施例中，TFET MPin2和MNin2的栅极端子耦合至节点‘D’。在一些实施例中，TFET MPin2和MNin2的漏极端子耦合至节点n4。在一些实施例中，晶体管MPin2和MNin2的源极端子分别耦合至ck3和ck2。

在一些实施例中，TFET双沿FF 500包括第一和第二TFET反相器。在一些实施例中，如图所示，第一TFET反相器包括耦合在一起的TFET MPbf1和MNbf1。在一些实施例中，TFET MPbf1和MNbf1的栅极端子耦合至节点n1，而TFET MPbf1和MNbf1的漏极端子耦合至节点n2。在一些实施例中，晶体管MPbf1至MNbf1的源极端子分别耦合至Vcc和Vss。在一些实施例中，如图所示，第二TFET反相器包括耦合在一起的TFET Mpbf2和MNbf2。在一些实施例中，TFET MPbf2和MNbf2的栅极端子耦合至节点n4，而TFET MPbf2和MNbf2的漏极端子耦合至节点n5。在一些实施例中，晶体管MPbf2和MNbf2的源极端子分别耦合至Vcc和Vss。

在一些实施例中，TFET双沿FF 500包括分别耦合至第一和第二TFET反相器的输出端的第三和第四对TFET时钟使能反相器。在一些实施例中，如所示出，第三对TFET时钟使能反相器包括耦合在一起的TFET MPsl1和MNsl1。在一些实施例中，晶体管MPsl1和MNsl1的栅极端子耦合至节点n2。在一些实施例中，晶体管MPsl1和MNsl1的漏极端子耦合至节点n3。在一些实施例中，晶体管MPsl1和MNsl1的源极端子分别耦合至节点ck3和ck2。在一些实施例中，第四对TFET时钟使能反相器包括如所示出的耦合在一起的TFET MPsl2和MNsl2。在一些实施例中，晶体管MPsl2和MNsl2的栅极端子耦合至节点n5。在一些实施例中，晶体管MPsl2和MNsl2的漏极端子耦合至节点n3。在一些实施例中，晶体管MPsl2和MNsl2的源极端子分别耦合至节点ck2和ck3。

在一些实施例中，TFET双沿FF 500包括第五和第六对TFET时钟使能反馈反相器，所述第五和第六对TFET时钟使能反馈反相器分别耦合至第一和第二TFET反相器的输出端。

在一些实施例中，第五对TFET时钟使能反相器包括如所示出的耦合在一起的TFET MPfb1和MNfb1。在一些实施例中，晶体管MPfb1和MNfb1的栅极端子耦合至节点n2。在一些实施例中，晶体管MPfb1和MNfb1的漏极端子耦合至节点n1。在一些实施例中，晶体管MPfb1和MNfb1的源极端子分别耦合至节点ck3和ck2。在一些实施例中，第六对TFET时钟使能反相器包括如所示出的耦合在一起的TFET MPfb2和MNfb2。在一些实施例中，晶体管MPfb2和MNfb2的栅极端子耦合至节点n5。在一些实施例中，晶体管MPfb2和MNfb2的漏极端子耦合至节点n4。在一些实施例中，晶体管MPfb2和MNfb2的源极端子分别耦合至节点ck2和ck3。

在一些实施例中，TFET双沿FF 500包括输出级或输出反相器。在一些实施例中，如所示出，输出反相器包括耦合在一起的晶体管MPout和MNout。在一些实施例中，晶体管MPout和MNout的栅极端子耦合至节点n3。在一些实施例中，晶体管MPout和MNout的漏极端子耦合至输出端‘Q’。在一些实施例中，晶体管MPout和MNout的源极端子分别耦合至Vcc和Vss。

在一些实施例中，当ck2为低时，ck3为高，包括器件MPfb1、MNfb1、MPbf1和MNbf1的交叉耦合的反相器对保持输入端的逻辑状态，并且器件MPsl1和MNsl1将n3驱动至存储在交叉耦合的反相器对中的值。在一些实施例中，当ck3为低时且ck2为高，包括器件MPfb2、MNfb2、MPbf2和MNbf2的交叉耦合的反相器对保持输入端的逻辑状态，并且器件MPsl2和MNsl2将n3驱动至存储在交叉耦合的反相器对中的值。根据一些实施例，因为器件MPsl1和MNsl1以及器件MPsl2和MNsl2通过逻辑反相时钟信号被使能，所以双沿FF 500能够输出仅在下降或上升时钟转换附近发生的输入逻辑值。

图6展示了根据本公开的一些实施例的TFET锁存器600。应指出的是，图6的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件可采用与所描述的方式相类似的任何方式进行操作或起作用，但不限于这些。

像FF这样的锁存器还具有两个稳定的状态，并且可以用来存储状态信息。与作为边沿触发存储器件的FF相反，锁存器是电平敏感的存储器件(例如，当启用锁存器时，其变得透明，而FF的输出端仅在单一类型(正向或负向)的时钟沿上发生变化)。

在一些实施例中，TFET锁存器600包括TFET FF300的主控级，从而使得主控级的输出端耦合至输出反相器(具有TFET MPout和MNout)。主控级包括第一对TFET器件MPin和MNin、具有TFET器件MPbf1和MNbf1的第一反相器、第一时钟使能反馈反相器TFET MPfb1和MNfb1、第二缓冲反相器TFET MPbf2和MNbf2；并且输出反相器具有如所示出的耦合在一起的TFET Mpout和MNout。

虽然图6是参考高电平敏感锁存器来描述的，但是这些实施例也适用于低电平敏感锁存器。例如，通过使由锁存器600的TFET所接收的时钟反相，可以实现低电平敏感的TFET锁存器。在一些实施例中，可以通过交换时钟信号来实现低电平敏感的TFET锁存器。例如，通过在TFET锁存器600中将节点ck2与节点ck3进行交换，可以实现低电平敏感的TFET锁存器。

图7展示了根据本公开的一些实施例的混合TFET-MOS电路700。应指出的是，图7的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件可采用与所描述的方式相类似的任何方式进行操作或起作用，但不限于这些。在一些实施例中，混合TFET-MOS电路700通过使用TFET来实现从而实现由于单向导电而得以改进的逻辑操作，但是TFET或MOSFET用于其他晶体管。

在一些实施例中，由TFET的源极端子来接收时钟的TFET对可以用混合TFET-MOS电路700来替代。图7左侧的电路是具有TFET MPin和MNin的TFET对，其栅极端子耦合至节点‘A’、其漏极端子耦合至节点‘B’并且其源极端子分别耦合至节点ck2和ck3。如图7右侧的电路所展示的，可以利用TFET和MOS的混合来代替这个电路。

在一些实施例中，混合TFET-MOS电路700包括PMOS晶体管MP1和MPin以及TFET晶体管MNin。在一些实施例中，PMOS晶体管MP1包括耦合至Vcc的源极端子、受ck3控制的栅极端子以及耦合至TFET PMOS晶体管MPin的源极端子的漏极端子。在一些实施例中，PMOS Mpin具有耦合至节点‘A’的栅极端子以及耦合至节点‘B’的漏极端子。在一些实施例中，TFET Mnin具有耦合至节点‘A’的栅极端子、耦合至节点‘B’的漏极端子以及耦合至ck3的源极端子。

图8展示了根据一些实施例的具有基于TFET的时序逻辑(例如，FF和/或锁存器)的智能设备或者计算机系统或者SoC。应指出的是，图8的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件可采用与所描述的方式相类似的任何方式进行操作或起作用，但不限于这些。

图8展示了移动设备的实施例的框图，在所述移动设备中可以使用平面接口连接器。在一些实施例中，计算设备1600代表移动计算设备，诸如计算平板、移动电话或智能电话、支持无线的电子阅读器或其他无线移动设备。应理解的是，总体上示出了某些部件，在计算设备1600中没有示出这种设备的全部部件。

在一些实施例中，根据一些实施例所讨论的，计算设备1600包括具有基于TFET的时序逻辑的第一处理器1610。根据一些实施例，计算设备1600其他块还可以包括基于TFET的时序逻辑。本公开的各个实施例还可以包括1670内的网络接口(诸如无线接口)，从而使得系统实施例可以并入无线设备，例如手机或个人数字助理。

在一个实施例中，处理器1610(和/或处理器1690)可以包括一个或多个物理设备，例如，微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理装置。由处理器1610执行的处理操作包括对于其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算设备1600连接至另一设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。

在一个实施例中，计算设备1600包括音频子系统1620，所述音频子系统表示与向所述计算设备提供音频功能相关的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。在一些实施例中，音频子系统1620包括根据一些实施例的用于避免自我听觉的装置和/或机器可执行指令。用于这种功能的设备可集成到计算设备1600中、或连接至计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600进行交互。

显示子系统1630表示为用户提供视觉和/或触感显示以便与计算设备1600进行交互的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统1630包括显示界面1632，所述显示界面包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示界面1632包括与处理器1610分离的逻辑，所述逻辑用于执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。

I/O控制器1640表示与用户的交互相关的硬件设备和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630一部分的硬件。此外，I/O控制器1640展示了连接至计算设备1600的附加设备的连接点，用户可以通过所述连接点与系统进行交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或键板设备、或者如读卡器或其他设备等用于特定应用的其他I/O设备。

如上面提到的，I/O控制器1640可与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其他音频设备进行的输入可为计算设备1600的一个或多个应用或功能提供输入或命令。此外，替代或除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则显示设备还充当输入设备，其可以通过I/O控制器1640至少部分地进行管理。在计算设备1600上还可以存在附加按钮或开关以便提供由I/O控制器1640管理的I/O功能。

在一个实施例中，I/O控制器1640管理设备，如加速度计、相机、光传感器或其它环境传感器或可包括在计算设备1600中的其它硬件。输入可为直接用户交互的一部分，以及向系统提供环境输入以影响其操作(如，过滤噪声、调整显示器以便进行亮度检测、将闪存应用于相机、或者其他特征)。

在一个实施例中，计算设备1600包括功率管理1650，所述功率管理管理电池功率使用、电池的充电、以及与功率节省操作有关的特征。存储器子系统1660包括用于将信息存储在计算设备1600中的存储器设备。存储器可以包括非易失性(如果存储器设备断电，则状态不改变)和/或易失性(如果存储器设备断电，则状态不定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与对计算设备1600的应用和功能的执行有关的系统数据(长期的或者临时的)。

实施例的元件还作为用于存储计算机可执行指令(例如，用于实现在此所讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)被提供。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光学卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其他类型机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)被下载，所述程序可以通过通信链路(例如，调制解调器或网络连接)以数据信号的方式被从远程计算机(例如，服务器)转移至请求计算机(例如，客户端)。

连接1670包括硬件设备(例如，无线和/或有线连接器以及通信硬件)和软件部件(例如，驱动器、协议栈)，以使计算设备1600能够与外部设备通信。计算设备1600可以是单独的设备(如其他计算设备、无线接入点或基站)以及外围装置(如耳机、打印机或其他设备)。

连接1670可以包括多种不同类型的连接。出于概括，以蜂窝连接1672和无线连接1674展示了计算设备1600。蜂窝连接1672总体上指的是由无线载波提供的蜂窝网络连接，如，经由GSM(全球移动通信系统)或其变体或衍生体、CDMA(码分多址)或其变体或衍生体、TDM(时分复用)或其变体或衍生体、或其他蜂窝服务标准提供的。无线连接(或无线接口)1674指非蜂窝的无线连接，并且可包括个域网(诸如蓝牙、近场等)、局域网(诸如Wi-Fi)、和/或广域网(诸如WiMax)、或其他无线通信。

外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件组件(例如，驱动器、协议栈)。应理解的是，计算设备1600可以是到其他计算设备的外围装置(“去往”1682)，也可以具有连接到其的外围装置(“来自”1684)。计算设备1600通常具有用于连接到其他计算设备的“对接”连接器，以用于如管理(例如，下载和/或上载、更改、同步)计算设备1600上的内容。此外，对接连接器可以允许计算设备1600连接到特定外围设备，所述特定外围设备允许计算设备1600控制例如到视听或其他系统的内容输出。

除了专用的对接连接器或其他专用连接硬件之外，计算设备1600可经由基于公共或标准的连接器进行外围连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括小型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线或其他类型。

说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着结合实施例描述的特定特征、构造或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”或“一些实施例”的多处出现不必全部指代相同的实施例。如果说明书陈述组件、特征、构造或特性“可以(may)”、“可能(might)”、或“可(could)”被包括，则那个特定组件、特征、构造或特性不要求被包括。如果说明书或权利要求书提及“一(a)”或“一个(an)”要素，则那并非意味着仅存在一个要素。如果说明书或权利要求书提及“一个附加的(an additional)”要素，则那并不排除存在多于一个的附加要素。

此外，在一个或多个实施例中，可以以任何适当的方式来组合特定特征、结构、功能、或特性。例如，第一实施例可以与第二实施例在任何地方进行组合，其中，与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥。

虽然已经结合其特定实施例描述了本公开，但是鉴于前述描述，此类实施例的许多替代方案、修改和改变对于本领域技术人员将是明显的。例如，其他存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本公开的实施例意在涵盖落入所附权利要求书广阔范围内的全部此类替代方案、修改和改变。

另外，为了简化图示和讨论以及为了不使本公开模糊，在所呈现的图内可以或可以不示出与集成电路(IC)芯片和其他部件的公知的电力/接地连接。此外，安排可以以框图的形式示出，以避免模糊本公开，并且还鉴于以下事实：关于完成这样的框图安排的实现方式的细节高度依赖于在其中实现本公开的平台(即，这样的细节应当完全在本领域技术人员的视界内)。特定细节(例如，电路)被阐述以便描述本公开的示例性实施例，对本领域技术人员来说应当显而易见的是：本公开可以在无需这些具体细节或者采用这些具体细节的变化的情况下被实践。描述因此被视为是说明性的而非限制性的。

以下示例涉及进一步的实施例。可以在一个或多个实施例中的任何地方使用示例中的细节。还可以关于方法或过程实现在此所述的装置的所有可选特征。

例如，提供了一种装置，所述装置包括：第一p型隧穿场效应晶体管(TFET)；第一n型TFET，所述第一n型TFET与所述第一p型TFET串联耦合；第一节点，所述第一节点耦合至所述第一p型TFET和所述第一n型TFET的栅极端子；第一时钟节点，所述第一时钟节点耦合至所述第一p型TFET的源极端子，所述第一时钟节点用于提供第一时钟；以及第二时钟节点，所述第二时钟节点耦合至所述第一n型TFET的源极端子，所述第二时钟节点用于提供第二时钟。

在一些实施例中，所述装置包括：第一TFET反相器，所述第一TFET反相器具有分别耦合至所述第一p型TFET和所述第一n型TFET的漏极端子的输入端、以及输出端。在一些实施例中，所述第二p型TFET具有耦合至所述第二时钟节点的源极端子以及耦合至所述第一TFET反相器的输出端的栅极端子；以及第二n型TFET，所述第二n型TFET与所述第二p型TFET串联耦合，所述第二n型TFET具有耦合至所述第一时钟节点的源极端子，并且具有耦合至所述第一TFET反相器的输出端的栅极端子。

在一些实施例中，所述第二p型TFET和所述第二n型TFET的漏极端子耦合至所述第一p型TFET和所述第一n型TFET的漏极端子。在一些实施例中，所述装置包括：第三p型TFET，所述第三p型TFET具有耦合至所述第二时钟节点的源极端子，并且具有耦合至所述第一TFET反相器的输出端的栅极端子；以及第三n型TFET，所述第三n型TFET与所述第三p型TFET串联耦合，所述第三n型TFET具有耦合至所述第一时钟节点的源极端子，并且具有耦合至所述第一TFET反相器的输出端的栅极端子。在一些实施例中，所述装置包括：第二TFET反相器，所述第二TFET反相器具有分别耦合至所述第三p型TFET和所述第三n型TFET的漏极端子的输入端、以及输出端。

在一些实施例中，所述装置包括：第四p型TFET，所述第四p型TFET具有耦合至所述第一时钟节点的源极端子，并且具有耦合至所述第二TFET反相器的输出端的栅极端子；以及第四n型TFET，所述第四n型TFET与所述第四p型TFET串联耦合，所述第四n型TFET具有耦合至所述第二时钟节点的源极端子，并且具有耦合至所述第二TFET反相器的输出端的栅极端子。

在一些实施例中，所述第四p型TFET和所述第四n型TFET的漏极端子耦合至所述第三p型TFET和所述第三n型TFET的漏极端子。在一些实施例中，所述装置包括：第三TFET反相器，所述第三TFET反相器具有分别耦合至所述第三p型TFET和所述第三n型TFET的漏极端子的输入端、以及输出端。在一些实施例中，所述装置包括一对反相器，所述一对反相器用于从时钟源生成所述第一时钟和所述第二时钟。在一些实施例中，所述第二时钟是所述第一时钟的反相。

在另一个示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合至所述存储器，所述处理器包括具有根据上述装置所述的装置的触发器(FF)；以及无线接口，所述无线接口用于允许所述处理器与另一个设备进行通信。在一些实施例中，所述触发器包括MOSFET和TFET的组合。

在另一个示例中，提供了一种装置，所述装置包括：第一时钟节点，所述第一时钟节点用于提供第一时钟；第二时钟节点，所述第二时钟节点用于提供第二时钟，所述第二时钟将是所述第一时钟的反相；第一对隧穿场效应晶体管(TFET)，所述第一对TFET包括：p型TFET，所述p型TFET具有耦合至所述第一时钟节点的源极端子；n型TFET，所述n型TFET与所述p型TFET串联耦合，所述n型TFET具有耦合至所述第二时钟节点的源极端子；以及节点，所述节点耦合至所述p型TFET和所述n型TFET的栅极端子，所述第一节点用于接收输入信号；以及第二对TFET，所述第二对TFET包括：p型TFET，所述p型TFET具有耦合至所述第二时钟的源极端子；以及n型TFET，所述n型TFET与所述第二对中的p型TFET串联耦合，所述第二对中的n型TFET具有耦合至所述第一时钟的源极端子；其中，所述第二对中的p型TFET和n型TFET的栅极端子耦合至所述节点。

在另一个示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合至所述存储器，所述处理器包括具有根据上述装置所述的装置的触发器(FF)；以及无线接口，所述无线接口用于允许所述处理器与另一个设备进行通信。在一些实施例中，所述触发器包括MOSFET和TFET的组合。

在一些实施例中，所述装置包括：第一反相器，所述第一反相器具有耦合至所述第一对TFET的n型TFET和p型TFET的漏极端子的输入端；以及第二反相器，所述第二反相器具有耦合至所述第二对TFET的n型TFET和p型TFET的漏极端子的输入端。在一些实施例中，所述装置包括：第三对TFET，所述第三对TFET包括：p型TFET，所述p型TFET具有耦合至所述第二时钟节点的源极端子；n型TFET，所述n型TFET与所述第三对中的p型TFET串联耦合，所述n型TFET具有耦合至所述第一时钟节点的源极端子；以及节点，所述节点耦合至所述第三对TFET中的p型TFET和n型TFET的栅极端子，并且还耦合至所述第一反相器的输出端，其中，所述第三对中的p型TFET和n型TFET的漏极端子耦合至所述第一反相器的所述输入端。

在一些实施例中，所述装置包括：第四对TFET，所述第四对TFET包括：p型TFET，所述p型TFET具有耦合至所述第一时钟节点的源极端子；n型TFET，所述n型TFET与所述第四对中的p型TFET串联耦合，所述n型TFET具有耦合至所述第二时钟节点的源极端子；以及节点，所述节点耦合至所述第四对TFET的p型TFET和n型TFET的栅极端子，并且还耦合至所述第二反相器的输出端，其中，所述第四对中的p型TFET和n型TFET的漏极端子耦合至所述第二反相器的所述输入端。

在一些实施例中，所述装置包括：第五对TFET，所述第五对TFET包括：p型TFET，所述p型TFET具有用于接收所述第二时钟的源极端子；n型TFET，所述n型TFET与所述第五对中的p型TFET串联耦合，所述n型TFET具有用于接收所述第一时钟的源极端子；以及节点，所述节点耦合至所述第五对TFET的p型TFET和n型TFET的栅极端子，并且还耦合至所述第一反相器的输出端。

在一些实施例中，所述装置包括：第六对TFET，所述第六对TFET包括：p型TFET，所述p型TFET具有耦合至所述第一时钟节点的源极端子；n型TFET，所述n型TFET与所述第六对中的p型TFET串联耦合，所述n型TFET具有耦合至所述第二时钟节点的源极端子；以及节点，所述节点耦合至所述第六对TFET的p型TFET和n型TFET的栅极端子，并且还耦合至所述第二反相器的输出端。在一些实施例中，所述装置包括第三反相器，所述第三反相器具有耦合所述第五对TFET和所述第六对TFET的输入端。

在另一个示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合至所述存储器，所述处理器包括具有根据上述装置所述的装置的触发器(FF)；以及无线接口，所述无线接口用于允许所述处理器与另一个设备进行通信。在一些实施例中，所述触发器包括MOSFET和TFET的组合。

在另一示例中，提供了一种方法，所述方法包括：向第一p型隧穿场效应晶体管(TFET)的源极端子提供第一时钟；向第一n型TFET的源极端子提供第二时钟，其中，所述第一n型TFET和所述第一p型TFET串联耦合；以及向所述第一p型TFET和所述第一n型TFET的栅极端子提供数据。在一些实施例中，所述方法包括：将来自所述第一p型TFET和所述第一n型TFET的漏极端子的输出反相以生成反相输出。在一些实施例中，所述方法包括：向第二p型TFET的源极端子提供所述第二时钟；向第二n型TFET的源极端子提供所述第一时钟，其中，所述第二n型TFET和所述第二p型TFET串联耦合；通过所述第二n型TFET和所述第二p型TFET的栅极端子来接收所述反相输出；以及向执行所述反相操作的反相器提供来自所述第二n型TFET和所述第二p型TFET的漏极端子的输出作为输入。

在另一示例中，提供了一种装置，所述装置包括：用于向第一p型隧穿场效应晶体管(TFET)的源极端子提供第一时钟的装置；用于向第一n型TFET的源极端子提供第二时钟的装置，其中，所述第一n型TFET和所述第一p型TFET串联耦合；以及用于向所述第一p型TFET和所述第一n型TFET的栅极端子提供数据的装置。在一些实施例中，所述装置包括：用于将来自所述第一p型TFET和所述第一n型TFET的漏极端子的输出反相以生成反相输出的装置。

在一些实施例中，所述装置包括：用于向第二p型TFET的源极端子提供所述第二时钟的装置；用于向第二n型TFET的源极端子提供所述第一时钟的装置，其中，所述第二n型TFET和所述第二p型TFET串联耦合；用于通过所述第二n型TFET和所述第二p型TFET的栅极端子接收所述反相输出的装置；以及用于向用于反相操作的装置提供来自所述第二n型TFET和所述第二p型TFET的漏极端子的输出作为输入的装置。

在另一个示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合至所述存储器，所述处理器包括具有根据上述装置所述的装置的触发器(FF)；以及无线接口，所述无线接口用于允许所述处理器与另一个设备进行通信。在一些实施例中，所述触发器包括MOSFET和TFET的组合。

提供摘要以允许读者断定本技术公开的本质和主旨。基于本摘要将不被用于限制权利要求书的范围或含义的理解来提交本摘要。据此将以下权利要求结合到具体实施方式中，其中每一项权利要求独立地代表单独的实施例。