一种保持时序逻辑电路时序准确的新型结构的制作方法

技术总结
一种能够保持时序逻辑电路的时序准确的新型结构，其包括两个及两个以上D触发器，数据输入信号DATA从第一个D触发器的数据输入端接入，时钟输入信号CLOCK从最后一个D触发器开始接入。时钟输入信号在进入各D触发器前用延迟器或反相器进行延时。

技术研发人员：江石根
受保护的技术使用者：苏州格美芯微电子有限公司
文档号码：201710148562
技术研发日：2017.03.14
技术公布日：2017.06.13