上电复位电路及集成电路和EEPROM系统的制作方法

本发明涉及集成电路技术领域，特别涉及一种低功耗、复位阈值电平可设置的上电复位电路，该上电复位电路可集成在一集成电路中，也可集成在一EEPROM系统中。

背景技术：

如图1所示，传统的上电复位电路常利用电阻R和电容C组成的RC(阻容)电路构成复位电路，其中非门电路A1、A2用于整形以提高电路抗干扰能力，在上电过程中，随着电源VDD的电压值上升，输出端Vo将输出一个由低到高的复位信号，该电路的优点是结构简单且静态功耗低，缺点需要大面积的电阻、电容及一定数量的晶体管。

如图2所示，传统的掉电检测电路常利用电阻生成分压电压来获知电源情况，然后使用比较器将该分压电压与一固定阈值电压(比如带隙基准电压电路输出的电压)比较，比如当该分压电压低于该固定阈值电压时，在输出端Vo处输出掉电信号，故掉电检测电路的优点在于其固定阈值电压可设定，缺点是为了保证较低的静态功耗同样需要较大面积的串联电阻，并且需要较多的晶体管。

一方面，上电复位电路作为EEPROM系统的重要组成部分，在电源电压上升到某一复位阈值电平后，上电复位电路为整个系统提供内部复位信号，以保证整个系统正常工作。另一方面，由于EEPROM电路的可编程特点，还需要掉电检测电路来确保EEPROM的电源电压在编程时是稳定的，从而保障数据编程安全。因此，EEPROM系统需要同时采用上述两块不同功能的电路，造成电路结构与版图面积变得臃肿庞大，这就给需要高度集成的EEPROM系统造成了较大的版图面积与成本压力。

技术实现要素：

本发明要解决的技术问题是为了克服现有技术中复位电路需要大面积的电阻、电容及一定数量的晶体管的缺陷，提供一种低功耗、复位阈值电平可设置的上电复位电路，鉴于该上电复位电路占用版图面积小、功耗低、成本低，可将该上电复位电路集成在一集成电路中，还可将该上电复位电路集成在一EEPROM系统中。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种上电复位电路，其特点是，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一电容器、第二电容器和一电阻；

所述第一MOS管的源极分别与所述第二MOS管的源极、所述第四MOS管的源极和所述第二电容器的一端连接后作为供电电源的正极输入端；所述第一MOS管的漏极分别与所述电阻的一端、所述第一电容器的一端、所述第二MOS管的漏极、所述第四MOS管的栅极和所述第五MOS管的栅极连接；所述第一MOS管的栅极分别与所述第三MOS管的源极、所述第一电容器的另一端、所述第五MOS管的源极连接后作为所述供电电源的负极输入端；所述第三MOS管的漏极与所述电阻的另一端连接，所述第三MOS管的栅极分别与所述第二MOS管的栅极、所述第四MOS管的漏极、所述第五MOS管的漏极和所述第二电容器的另一端连接后作为复位输出端；

所述第一MOS管、所述第二MOS管和所述第四MOS管均为PMOS管，所述第三MOS管和所述第五MOS管均NMOS管；

所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管和所述第五MOS管中，所述第三MOS管的开启电压的绝对值最小。

本方案中，通过让低开启电压的所述第三MOS管优先导通，使得所述上电复位电路的复位输出端在供电电源的电压上升早期保持稳定的低电平输出，这样该低电平就可作为全局复位信号；而在供电电源上升到一定程度时，通过第五MOS管的导通，所述上电复位电路的复位输出端在后续上电过程中快速地跟随供电电源的电压上升。最后在上电完成后，电路处于稳定保持状态，且电路中不存在如电阻类似的器件消耗功耗，使得电路的功耗非常低。另外，通过设置所述电阻的阻值和所述第一电容器的电容值，可以改变充电和放电的参数，从而实现复位阈值电平的改变。

较佳地，所述上电复位电路还包括第六MOS管和第七MOS管，所述第六MOS管的源极连接所述供电电源的负极输入端，所述第六MOS管的漏极与所述第三MOS管的漏极连接；所述第二MOS管的漏极与所述第七MOS管的源极连接，所述第七MOS管的漏极与所述第一MOS管的漏极连接，所述第六MOS管的栅极与所述第七MOS管的栅极连接后作为一使能输入端，所述使能输入端用于外部使能所述上电复位电路，所述第六MOS管为NMOS管，所述第七MOS管为PMOS管。

本方案中，通过所述第六MOS管和所述第七MOS管，使得所述上电复位电路具有掉电复位功能。

较佳地，所述第六MOS管的开启电压与所述第三MOS管的开启电压相同。

较佳地，所述第六MOS管的开启电压与所述第三MOS管的开启电压均为0.3V。

较佳地，所述上电复位电路还包括第八MOS管和第九MOS管，所述第八MOS管的栅极与所述第九MOS管的栅极连接后与所述第三MOS管的栅极连接，所述第八MOS管的源极连接所述供电电源的正极输入端，所述第九MOS管的源极连接所述供电电源的负极输入端，所述第八MOS管的漏极与所述第九MOS管的漏极连接后作为所述复位输出端，所述第八MOS管为PMOS管，所述第九MOS管为NMOS管。其中，所述第八MOS管和所述第九MOS管组成一级反向器，进一步提高复位电路输出的信号质量和带负载能力。

本发明还提供一种集成电路，其特点是，包括上述任意一项所述的上电复位电路，所述复位输出端作为所述集成电路的全局复位端，所述供电电源的正极输入端作为所述集成电路的供电输入端，所述供电电源的负极输入端作为所示集成电路的接地端。这样，所述上电复位电路可集成在集成电路中，从而作为集成电路的上电复位电路。

本发明还提供一种EEPROM系统，其特点是，包括上述任意一项所述的上电复位电路，所述复位输出端作为所述EEPROM系统的全局复位端，所述供电电源的正极输入端连接所述EEPROM系统的供电输入端，所述供电电源的负极输入端连接所述EEPROM系统的接地端。这样，所述上电复位电路可集成在EEPROM系统中，确保EEPROM系统准确复位。

本发明的积极进步效果在于：本发明中，通过设置电阻的阻值和第一电容器的电容值，可设置上电复位电路的复位阈值电平，实现低功耗、复位阈值电平可变的复位电路。另外，在增加所述第六MOS管和所述第七MOS管后，在增加很小电路面积的情况下，就使得复位电路兼具上电复位和掉电检测双重功能，进一步扩展了电路的应用。

附图说明

图1为现有技术中的上电复位电路的电路图。

图2为现有技术中的掉电检测电路的电路图。

图3为本发明的实施例1的上电复位电路的电路图。

图4为本发明的实施例2的上电复位电路的电路图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

如图3所示，本实施例涉及的上电复位电路，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第一电容器C1、第二电容器C2和一电阻R1，其中，第一MOS管M1的源极分别与第二MOS管M2的源极、第四MOS管M4的源极和第二电容器C2的一端连接后作为供电电源的正极输入端VDD；第一MOS管M1的漏极分别与电阻R1的一端、第一电容器C1的一端、第二MOS管M2的漏极、第四MOS管M4的栅极和第五MOS管M5的栅极连接；第一MOS管M1的栅极分别与第三MOS管M3的源极、第一电容器C1的另一端、第五MOS管M5的源极连接后作为所述供电电源的负极输入端VSS；第三MOS管M3的漏极与电阻R1的另一端连接，第三MOS管M3的栅极分别与第二MOS管M2的栅极、第四MOS管M4的漏极、第五MOS管M5的漏极和第二电容器C2的另一端连接；第一MOS管M1、第二MOS管M2和第四MOS管M4均为PMOS管，第三MOS管M3和第五MOS管M5均NMOS管；第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5中，第三MOS管M3的开启电压的绝对值最小。

具体实施时，第三MOS管M3优选低阈值管(即开启电压较低的MOS管，亦可用普通管)，而其他MOS管选用普通的MOS管。

具体实施时，所述上电复位电路还包括第八MOS管M8和第九MOS管M9，其中，第八MOS管M8的栅极与第九MOS管M9的栅极连接后与第三MOS管M3的栅极连接，第八MOS管M8的源极连接所述供电电源的正极输入端VDD，第九MOS管M9的源极连接所述供电电源的负极输入端VSS，第八MOS管M8的漏极与第九MOS管M9的漏极连接后作为复位输出端VOUT，第八MOS管M8为PMOS管，第九MOS管M9为NMOS管。，这样，第八MOS管M8和第九MOS管M9组成一级反向器，通过该反相器一方面可对输出信号进行整形来提高信号质量，另一方面可提高所述上电复位电路的带负载能力。

另外，根据电路分析，所述上电复位电路的复位阈值电压为：

V_{por_th}＝R1×(C1×V_thn/T_{por_time})+V_thn

其中，V_thn为第五MOS管M5的开启电压，由于除第三MOS管M3为低阈值管外，其余MOS管均为普通的MOS管，所以其他MOS管的开启电压的绝对值也为V_thn；T_{por_time}为上电复位时间，这个可根据最终电路进行测试获得。因此，通过设置电阻R1的阻值和第一电容器C1的电容值，就能改变充电和放电的参数，从而实现复位阈值电平的设置。

本实施例的具体工作过程如下：由于第二电容器C2的两端电压不能突变，所以在刚开始上电时，第三MOS管M3的栅极电压就跟随供电电源的电压上升，而第三MOS管M3为低阈值管，即其开启电压较低，比如为0.3V，这样第三MOS管M3就很快导通，从而将第四MOS管M4的栅极电压拉低至供电电源的参考地。但随着供电电源的电压上升，第一MOS管M1和第四MOS管M4随后导通，一方面第一MOS管M1的导通将对第一电容器C1进行充电，另一方面第四MOS管M4的导通使得第三MOS管M3的导通得到进一步加强，这时第一电容器C1将出现充电和放电的竞争，这样的充放电竞争将维持一段时间，由于第四MOS管导通，所以第九MOS管M9也导通，从而复位输出端VOUT就稳定输出低电平。随着供电电源的电压不断上升，当充电快于放电后，第一电容器C1两端将不断积累电荷，最终使得第五MOS管M5导通，从而将第三MOS管M3的栅极电压、第二MOS管M的栅极电压拉低至供电电源的参考地，这时，一方面第二MOS管M2的导通使得第五MOS管M5的栅极电压快速拉升至供电电源，另一方面第三MOS管M3的关断使得第一电容器C1不再放电，基于这两方面原因，第五MOS管M5的导通得到加强，第四MOS管M4随之关闭，第八MOS管M3迅速导通，而第九MOS管迅速关断，从而复位输出端VOUT就稳定输出高电平，完成了上电复位过程。

本实施例中，在完成上电复位后，由于电路中不存在如电阻类似的器件消耗功耗，所以电路的功耗非常低，电路版图的面积也较小，非常适用于对版图面积和成本有要求的场合。

实施例2

如图4所示，本实施例涉及的上电复位电路，是在实施例1的基础上，增加第六MOS管和第七MOS管，即所述上电复位电路还包括第六MOS管M6和第七MOS管M7，其中，第六MOS管M6的源极连接所述供电电源的负极输入端VSS，第六MOS管M6的漏极与第三MOS管M3的漏极连接；第二MOS管M2的漏极与第七MOS管M7的源极连接，第七MOS管M7的漏极与第一MOS管M1的漏极连接，第六MOS管M6的栅极与第七MOS管M7的栅极连接后作为一使能输入端EN，使能输入端EN用于外部使能所述上电复位电路，第六MOS管M6为NMOS管，第七MOS管M7为PMOS管。

进一步，第六MOS管M6像第三MOS管M3那样，优选低阈值管(亦可用普通管)，即第六MOS管M6优选低开启电压的MOS管，且其开启电压与第三MOS管M3的开启电压相同，比如均为0.3V，这样可保证第六MOS管M6和第三MOS管M3具有相同的通断特性，从而将第六MOS管M6对整体电路的影响降到最低。

本实施例的具体工作过程如下：当使能输入端EN为低电平时，第六MOS管M6将稳定关断，而第七MOS管M7和第二MOS管M2将稳定导通，从而本实施例中的上电复位过程仍然与实施例1的相同，这里不再展开。而当外部将使能输入端EN设为高电平时，由于第六MOS管M6稳定导通，第七MOS管M7稳定关断，这时，一方面第二MOS管M2由于第七MOS管M7的关断而没有了通路，无法再使得第五MOS管M5的栅极电压维持在供电电源上，另一方面第六MOS管M6的导通使得第一电容器C1有了放电回路，基于这两方面原因，所述上电复位电路中将再次出现第一电容器C1的充电和放电的竞争，此时若供电电源发生掉电，则第一电容器C1的放电将快于充电，使得第四MOS管M4的栅极电压随之下降，若下降到一定程度，则第四MOS管M4将导通、第五MOS管M5将关断、第三MOS管将导通、第八MOS管将关断、第九MOS管M9将导通和第二电容器C2将放电，从而复位输出端VOUT将输出一低电平信号，这时可将该低电平信号用于其他电路的复位，来确保其他电路在供电电源发生掉电时能可靠地复位工作。特别是像EEPROM这样的电路，要求在进行写数据时需要确保供电电源是稳定的，从而在发生掉电时复位不再写数据来确保数据的安全。

另外，根据电路分析，本实施例在发生掉电时，掉电复位的复位阈值电压亦为：

V_{por_th}＝R1×(C1×V_thn/T_{por_time})+V_thn

因此，所述上电复位电路不仅具有上电复位功能，还具有掉电复位功能。另外，通过设置电阻R1的阻值和第一电容器C1的电容值，就能设置电路的复位阈值电平。

本实施例中，由于只有在需要进行掉电检测时，才将使能输入端EN设置为高电平，所以电路的功耗也较小。另外，由于所述上电复位电路兼具上电复位和掉电复位双重功能，拓展了电路的应用

实施例3

本实施例中，鉴于实施例1或实施例2中的上电复位电路具有低成本、低功耗、版图面积小等优点，可将所述上电复位电路集成在一集成电路中，从而使得所述集成电路只需提供较小的版图面积，就可具有上电复位功能。

另外，鉴于实施例2中的上电复位电路具有低成本、低功耗、版图面积小、兼具复位和掉电复位双重功能等优点，还可将实施例2的上电复位电路集成在EEPROM系统中，确保EEPROM器件在写数据不会因供电电源的掉电而损坏内部数据。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。