基准信号REFl和REF2的变化，震颤仍然是一个问题。为了帮助进一步减少发生震颤，可以在修改的“智能坡率”方法中采用第三比较器302-3，该第三比较器302-3使用基准信号REF3。如在图11的该示例中所示，电平不像图7-10中所示的方法那样被固定；相反，电平在每个采样时刻被调整。具体地且如图所示，中点电平Ml、M2、M3、Μ4和Μ5在每个采样时刻处被选择，其中上限电平和下限电平被设置在比中点电平Μ1、Μ2、Μ3、Μ4和Μ5高出和低出一个差值△的位置。在该示例中，中点电平Ml被设置在时刻Hl处，并且在消隐时段之后的时刻Η2处，基准信号REF2从电平Ml-Λ增加，而基准信号REFl被保持为大致恒定。此外，基准信号REF3 (其开始时具有与基准信号REF2相同的电平)以与基准信号REF2相同的速率增加或减少，但是比其低至少一个有效位(LSB)。在时刻Η3，在已调整的基准信号REF2和REF3达到模拟信号AIN之前已经过去间隔R，所以ADC 220对模拟信号AIN进行采样，这将中点电平M2设置在时刻Η3处。在时刻Η3和Η4之间的消隐时段之后，基准REF2和REF3 (其被初始设置到电平M3+ Δ )开始减少(其中基准信号REF3比基准信号REF2高一个LSB)，这是因为在时刻Η4处模拟信号AIN和电平M2+Λ之间的差大于模拟信号AIN和电平M2-Λ之间的差。类似地，在消隐时段之后的时刻Η5/Η6、Η7/Η8和Η9/Η10处，基准信号REF1/REF2 (或REF2/REF3)可以对于中点电平M3，Μ4和Μ5开始增加(或减少)。还应该注意的是，可以将适配电平(例如，关于图10中的电平Ml到Μ5所示的那些)而不是固定电平(即电平LI到L4)应用于图8-11中的“单斜坡”、“双斜坡”、“智能斜坡”方法。
[0046]通过ADC以及如上详述的多种方法，同样存在对采样间的最小间隙或间隔的较小控制。例如，在图8中的Jll和J12时刻处取得的采样之间存在小间隔。取决于模拟信号AIN的性质，信号AIN可能被严重地过采样；例如，当ADC具有16个电平时，在每个周期针对完全正弦信号进行完全64个采样(即32次过采样)。因此，速率控制电路218 (其通常是逻辑电路)可以被用于减少采样率。通常，这是通过忽略出现在可编程的阀值范围内的采样、限制最大瞬时采样频率以及减少平均采样率来完成的。
[0047]本领域技术人员将认识到，在要求保护的本发明的范围内可以对所描述的实施例进行修改，并且许多其他实施例也是可能的。
【主权项】
1.一种装置，其包括: 比较电路，其被配置为接收模拟信号； 基准电路，其被耦合到所述比较电路并且被配置为将多个基准信号提供给所述比较电路； 转换电路，其被耦合到所述比较电路并且被配置为检测所述比较电路的输出的变化； 时间数字转换器即TDC，其被耦合到所述比较电路； 定时器，其被耦合到所述比较电路； 输出电路，其被耦合到所述转换电路以及所述TDC，其中所述输出电路被配置为输出所述模拟信号的同步数字表现形式和所述模拟信号的异步数字表现形式中的至少一个；以及模数转换器即ADC，其被耦合到所述转换电路、所述定时器以及所述TDC，其中所述ADC被配置为在已过去预定时段后被所述定时器使能。
2.根据权利要求1所述的装置，其中所述比较电路进一步包括多个比较器，其中每个比较器被耦合到所述定时器、转换电路以及所述基准电路，并且其中每个比较器被配置为接收所述模拟信号。
3.根据权利要求2所述的装置，其中所述TDC被配置为生成对应于所述ADC的采样时刻的时间戳。
4.根据权利要求2所述的装置，其中所述TDC被配置为生成所述输出电路的时间戳。
5.根据权利要求4所述的装置，其中所述转换电路进一步包括多个转换逻辑电路，其中每个转换逻辑电路被耦合在至少一个所述比较器与所述输出电路之间。
6.根据权利要求5所述的装置，其中所述基准电路进一步包括: 基准逻辑电路；以及 基准发生器，其被耦合在所述基准逻辑电路与所述比较电路之间。
7.根据权利要求6所述的装置，其中所述基准发生器进一步包括多个数模转换器即DAC，其中每个DAC被耦合在所述基准逻辑电路与至少一个所述比较器之间。
8.一种方法，其包括: 接收模拟信号； 将所述模拟输入信号与第一和第二基准信号进行比较以生成第一比较结果； 寄存所述第一比较结果和对应于所述第一比较结果的第一时间戳； 根据所述第一比较结果生成数字信号的第一部分； 如果所述比较结果在预定时段内保持基本相同，则使能ADC以便在采样时刻生成第二比较结果； 生成对应于所述采样时刻的第二时间戳； 寄存所述第二比较结果和所述第二时间戳；以及 根据所述第二比较结果生成所述数字信号的第二部分。
9.根据权利要求8所述的方法，其中所述第二基准信号大于所述第一基准信号，并且其中所述方法进一步包括: 如果所述模拟信号变得大于所述第二基准信号，则生成反映所述模拟信号已经变得大于所述第二基准信号的第三比较结果； 寄存所述第三比较结果和对应于所述第三时间比较结果的第三时间戳； 根据所述第三比较结果生成数字信号的第三部分；以及 生成大于所述第二基准信号的第三基准信号。
10.根据权利要求9所述的方法，其中所述方法进一步包括: 如果所述模拟信号变得小于所述第一基准信号，则生成反映所述模拟信号已经变得小于所述第一基准信号的第四比较结果； 寄存所述第四比较结果和对应于所述第四时间比较结果的第四时间戳； 根据所述第四比较结果生成数字信号的第四部分；以及 生成小于所述第一基准信号的第四基准信号。
11.一种装置，其包括: 比较电路，其具有: 第一比较器，其被配置为接收模拟信号；以及 第二比较器，其被配置为接收模拟信号； 基准电路，其被耦合到所述比较电路并且其被配置为将第一基准信号提供给所述第一比较器并且将第二基准信号提供给所述第二比较器； 转换电路，其被耦合到所述比较电路并且其被配置为检测所述比较电路的输出的变化； 时间数字转换器即TDC，其被耦合到所述比较电路； 定时器，其被耦合到所述比较电路； 输出电路，其被耦合到所述转换电路和所述TDC，其中所述输出电路被配置为输出所述模拟信号的同步数字表现形式和所述模拟信号的异步数字表现形式中的至少一个；以及模数转换器即ADC，其被耦合到所述转换电路、所述定时器以及所述TDC，其中所述ADC被配置为在已过去预定时段后被所述定时器使能。
12.根据权利要求11所述的装置，其中所述TDC被配置为生成对应于所述ADC的采样时刻的时间戳。
13.根据权利要求11所述的装置，其中所述TDC被配置为生成所述输出电路的时间戳。
14.根据权利要求13所述的装置，其中所述转换电路进一步包括: 第一转换逻辑电路，其被耦合在所述第一比较器与所述输出电路之间；以及； 第二转换逻辑电路，其被耦合在所述第二比较器与所述输出电路之间。
15.根据权利要求14所述的装置，其中所述第一和第二转换逻辑电路中的每一个进一步包括寄存器。
16.根据权利要求15所述的装置，其中所述基准电路进一步包括: 基准逻辑电路；以及 基准发生器，其被耦合在所述基准逻辑电路与所述比较电路之间。
17.根据权利要求16所述的装置，其中所述基准发生器进一步包括:第一数模转换器即DAC，其被耦合在所述基准逻辑电路与所述第一比较器之间；以及第二 DAC，其被耦合在所述基准逻辑电路与所述第二比较器之间。
18.根据权利要求17所述的装置，其中所述装置进一步包括滤波器，所述滤波器被耦合到所述第一和第二比较器中的每一个以便提供所述模拟信号。
19.根据权利要求18所述的装置，其中输出电路进一步包括正弦内插器或多项式内插 VO JdCL
【专利摘要】一种模数转换器(ADC)装置(200)具有接收模拟信号(AIN)的比较电路(204)。耦合到比较电路的基准电路(205)提供多个基准信号。转换电路被耦合到比较电路以检测比较电路的输出的变化。时间数字转换器(TDC)(210)和定时器(208)被耦合到比较电路。耦合到转换电路和TDC的输出电路(216)输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个。耦合到转换电路、定时器和TDC的模数转换器(ADC)(220)在已过去预定时段后被定时器使能。
【IPC分类】H03M1-12
【公开号】CN104604140
【申请号】CN201380044975
【发明人】G·迪亚加拉占, U·达斯古普塔, V·戈皮纳坦
【申请人】德克萨斯仪器股份有限公司
【公开日】2015年5月6日
【申请日】2013年8月30日
【公告号】US8760329, US20140062734, WO2014036458A1