一种提高流水线型模数转化器中余量放大器建立速度电路的制作方法
【技术领域】
[0001] 本实用新型设及半导体集成电路技术领域，特别设及流水线型模数转化器。
【背景技术】 阳〇〇引在过去的几十年中，集成电路技术得到了迅猛的发展。特别是W通讯为首的电子 系统，向着高速率、高性能、高集成度、低成本的方向不断向前发展。运就对系统中的各个模 块提出了更高的要求。如模数转化器，系统要求提高模数转化器的采样速率、量化精度等要 求的同时，也希望提高模数转化器的转化效率，降低其功耗。
[0003] 随着采样速率的提高，流水线模数转化器中余量放大器的建立时间变短。对于传 统的流水线电路，只能通过增加运算放大器的功耗来提高带宽，提高余量放大器的建立速 度。然而，在同一工艺条件不变的前提下，通过增加功耗并不能有效地提高高速运算放大器 的带宽。而且，在增加运算放大器的带宽的同时，会降低其直流增益，降低余量放大器的有 效建立精度。
【发明内容】
[0004] 本实用新型所要解决的技术问题是提供一种提高流水线型模数转化器中余量放 大器建立速度电路，可W在不增加电路功耗的前提下提高余量放大器输出信号的建立速 度。 阳〇化]为达到上述目的，本实用新型提供了一种提高流水线型模数转化器中余量放大器 建立速度电路，其特征在于：包含一个带内部复位开关的两级运算放大器0PA，输入采样电 容Cs,反馈电容Cf,负载电容Cl, 一个sub-dac电路和开关Sl、开关S2、开关S3 ;所述的余 量放大器电路W单端电路显示，开关S1、开关S2、开关S3、运算放大器的内部开关S4、开关 S5均连接到虚拟地。
[0006] 所述的运算放大器OPA包含复位开关S4、开关S5,补偿电容Cc;所述的运算放大 器OPA的第一级输出跨导为gml，第二级输出跨导为gm2 ;所述的复位开关S4连接在运算放 大器的第一级输出端和虚拟地之间；当余量放大器进入余量放大阶段，所述的运算放大器 OPA需要从复位状态切换成正常的放大模式，开关S4先断开，经过延时量At后，开关S5再 断开。
[0007] 所述的Sub-dac电路，在开关S3断开时，量化输入信号，并将结果通过开关S2输 入到余量放大器的电容反馈网络。
[0008] 所述电路在采样时刻点，所述开关S3从闭合状态切换到断开状态，所述开关S1、 开关S4、开关S5处于闭合状态，开关S2处于断开状态；当开关S3完全断开后，开关Sl断 开，其它开关保持不变；随后，开关S2由断开状态切换到闭合状态，开关S4由闭合状态切换 到断开状态；开关S2的闭合可W早于开关S4的断开；开关S4断开At时间后，开关S5断 开；余量放大器进入复位相位时，开关S2从闭合状态切换到断开状态早于开关Sl从闭合状 态切换到断开状态。
[0009] 所述电路，当余量放大器进入余量放大相位时，延迟运算放大器OPA输出端的复 位开关S5由闭合状态切换到断开状态；将运算放大器OPA的第一级输出节点VOl预充到一 定的电压值；当开关S5断开时，节点VOl的电位，可W加快运算放大器OPA第二级的建立速 度。
【附图说明】
[0010] 图1为本实用新型一种提高流水线型模数转化器中余量放大器建立速度电路的 结构图；
[0011] 图2为本实用新型一种提高流水线型模数转化器中余量放大器建立速度电路的 工作时序图；
[0012] 图3为本实用新型一种提高流水线型模数转化器中余量放大器建立速度电路在 不同延时量下，余量放大器的建立情况对比图。 具体实施例
[0013] 下面结合附图对本实用新型作进一步描述。
[0014] 本实用新型的电路结构如图1所示。包含一个带内部复位开关的两级运算放大器 0PA，输入义样电容Cs,反馈电容Cf，负载电容Cl, 一个sub-dac电路和开关S1、开关S2、开 关S3 ;所述的余量放大器电路W单端电路显示，开关S1、开关S2、开关S3、运算放大器的内 部开关S4、开关S5均连接到虚拟地。图2是本实用新型电路的工作时序，当时序信号为高 时，开关闭合；反之，开关断开。
[0015]在输入跟随相位，开关Sl、开关S3、开关S4、开关S5都处于闭合状态，而开关S2处 于断开状态。开关信号S3的下降沿是本实用新型的采样时刻点。开关S3的下降沿必须超 前开关S1、开关S4、开关S5的下降沿和开关S2的上升沿。假设在采样时刻点，模数转化器 的模拟输入信号的差分电压为va。那么采样电容上的电压被锁定在va。
[0016] 随后，开关SI断开，开关S2闭合。开关S2的作用是将模数转化器的输入电压的 量化结果和输入信号相减。假设量化结果为vax。那么在开关S2闭合后，电容Cs需要转移 至IJ电容Cf上的总电荷量为
[0017] QO= (va-vax)*Cs
[0018] 当余量放大器建立完成后，余量放大器的输出为
[0020] 开关信号S4的下降沿可W和开关信号S2的上升沿重合，或者滞后于开关信号S2。 当开关S4断开后，两级运算放大的第一级的输出端VOl开始充电。将开关S4断开的时刻 点记为t= 0。此时运算放大器的输入端电压是
[0022] 在开关S5断开前，运算放大器的输入端电压Vi不变，即
[0024]经过At时间后，VOI的电压为
[00%] 其中gml是运算放大器第一级的跨导值，Cc是运算放大器的补偿电容值。 阳027] 当开关S5断开时，运算放大器的输出节点VO开始充放电。由于节点VOl被预充 到一个非零电位，并且该电位的极性和运算放大器的最终输出电压的极性相反。而运算放 大器的第二级是一个反向放大器。在开关S5断开的瞬间，运算放大器的输出端输出一个大 电流
[0029] 该输出电流和余量放大器的最终建立电压的极性是一致的，可W加快余量放大器 的建立。而在传统的余量放大器电路中，开关S4、开关S5是同时断开的。在断开的瞬间，运 算放大器的输出端的初始电流为零。
[0030]设定Cs= 6. 4pF，Cf= 0. 8pF，Cc=IpF,Cl=IpF,卵1 = 8mS，卵2 = 20mS。开关 S4在第Ins断开。而开关S5分别延时化、In、1. 5n后断开。电路的输入va-vax= 125mV。 图3是运算放大器输出端VO的响应波形图。图中的实线、点虚线、点线分别对应At为化、 In、1. 5n。如果要求余量放大器建立到千分之一的误差，那么需要的建立时间分别是7. 91n、 5. 34n、8. 65n。从建立的结果可W知道，只要设定合适的延时量At，就可W加快余量放大器 的建立。使用本实用新型提供的方法，只需调整运算放大器输出端复位开关的时序，即可减 小余量放大器的建立时间，提高模数转化器的最高转化速率。
【主权项】
1. 一种提高流水线型模数转化器中余量放大器建立速度电路，其特征在于：包含一个 带内部复位开关的两级运算放大器OPA，输入采样电容Cs，反馈电容Cf，负载电容C1，一个 sub-dac电路和开关S1、开关S2、开关S3 ;所述的余量放大器电路以单端电路显示，开关 S1、开关S2、开关S3、运算放大器的内部开关S4、开关S5均连接到虚拟地。2. 根据权利要求1所述的一种提高流水线型模数转化器中余量放大器建立速度电路， 其特征在于：所述的运算放大器OPA包含复位开关S4、开关S5,补偿电容Cc ;所述的运算放 大器OPA的第一级输出跨导为gml，第二级输出跨导为gm2 ;所述的复位开关S4连接在运算 放大器的第一级输出端和虚拟地之间；当余量放大器进入余量放大阶段，所述的运算放大 器OPA需要从复位状态切换成正常的放大模式，开关S4先断开，经过延时量A t后，开关S5 再断开。3. 根据权利要求1所述的一种提高流水线型模数转化器中余量放大器建立速度电路， 其特征在于：所述的Sub-dac电路，在开关S3断开时，量化输入信号，并将结果通过开关S2 输入到余量放大器的电容反馈网络。4. 根据权利要求1所述的一种提高流水线型模数转化器中余量放大器建立速度电路， 其特征在于：在采样时刻点，所述开关S3从闭合状态切换到断开状态，所述开关S1、开关 S4、开关S5处于闭合状态，开关S2处于断开状态；当开关S3完全断开后，开关S1断开，其 它开关保持不变；随后，开关S2由断开状态切换到闭合状态，开关S4由闭合状态切换到断 开状态；开关S2的闭合可以早于开关S4的断开；开关S4断开A t时间后，开关S5断开； 余量放大器进入复位相位时，开关S2从闭合状态切换到断开状态早于开关S1从闭合状态 切换到断开状态。5. 根据权利要求1所述的一种提高流水线型模数转化器中余量放大器建立速度电路， 其特征在于：当余量放大器进入余量放大相位时，延迟运算放大器OPA输出端的复位开关 S5由闭合状态切换到断开状态；将运算放大器OPA的第一级输出节点vol预充到一定的电 压值；当开关S5断开时，节点vol的电位，可以加快运算放大器0PA第二级的建立速度。
【专利摘要】本实用新型公开了一种提高流水线型模数转化器中余量放大器建立速度电路。该电路包含了一个带电容补偿的两级运算放大器OPA、一个采样电容Cs、一个反馈电容Cf、一个负载电容Cl、一个Sub-dac电路和开关S1、开关S2、开关S3、开关S4、开关S5。此电路通过将两级运算放大器的内部节点预充到高电位，加快运算放大器输出端的电压建立，从而减小运算放大器单位带宽积的设计要求，降低运算放大器的功耗。最终实现模拟数字转化器的低功耗设计。
【IPC分类】H03M1/12
【公开号】CN204993306
【申请号】CN201520663964
【发明人】廖浩勤, 严伟
【申请人】西安启微迭仪半导体科技有限公司
【公开日】2016年1月20日
【申请日】2015年8月28日