专利名称：固体摄像装置的制作方法
技术领域：
本发明涉及固体摄像装置，特别是利用CMOS技术制造的CMOS传感器等固体摄像装置。
在p型硅衬底31上形成p型阱区域32。在该阱区域32的表面部，形成由p+型扩散层33和n型扩散层34构成的光电变换区域35。上述n型扩散层34构成用于存储将输入光进行光电变换而得到的信号电荷的信号存储部，上述p+型扩散层33是为了防止暗电流而形成的。
与上述光电变换区域35相邻地形成进行构成信号存储部的上述n型扩散层34存储的信号电荷的读出控制的栅极36。另外，与上述栅极36相邻地形成作为信号检测部的n型扩散层37，该n型扩散层37检测通过栅极36的下部的沟道区域传输的信号电荷。此外，与上述n型扩散层37相邻地形成传输用的栅极38，该栅极38用于传输并控制由上述n型扩散层37检测的信号电荷。
另外，与上述传输用的栅极38相邻地形成放大用的MOS场效应晶体管(以下，将MOS场效应晶体管称为MOS晶体管)42，该MOS晶体管42具有分别由n型扩散层构成的漏极39、源极40和栅极41。该放大用的MOS晶体管42的栅极41通过配线43与上述n型扩散层37连接，此外，信号读出线44与MOS晶体管42的源极40连接。
下面，说明具有上述剖面结构的单位像素的动作。
在信号存储期间中，由入射到光电变换区域35上的输入光发生信号电荷，该信号电荷存储到信号存储部(n型扩散层34)中。在信号存储期间结束后的信号读出期间，读出用的栅极36成为导通状态，信号电荷通过该栅极36下的沟道区域，从信号存储部向信号检测部(n型扩散层37)排出。由信号检测部将信号电荷变换为信号电压，该变换后的电压通过配线43供给放大用的MOS晶体管42的栅极41。信号电压由该MOS晶体管42放大，并从与源极40连接的读出线44读出。
图10(a)是抽出图9所示的单位像素的信号存储部(n型扩散层34)和信号检测部(n型扩散层37)附近的结构所示的剖面图，图10(b)表示在图10(a)中在信号读出期间信号电荷从信号存储部(n型扩散层34)向信号检测部(n型扩散层37)排出而读出信号电荷的情况。
在读出用的栅极36为截止状态时，该栅极36的下部的沟道区域的电位成为低电平状态，信号存储部(n型扩散层34)存储的信号电荷仍然继续存储。使读出用的栅极36成为导通状态的读出电位供给该栅极36时，该栅极36的下部的沟道区域的电位成为高电平状态，信号存储部(n型扩散层34)存储的信号电荷通过沟道区域向信号检测部(n型扩散层37)排出，读出信号电荷。
但是，在现有的像素中，存在以下问题。
即，在将信号电荷向信号检测部排出而进行读出时，栅极36的下部的沟道区域的电位成为高电平，同时通过调制与栅极36相邻的信号存储部的电位而从信号存储部读出信号电荷。
然而，由于形成了用于防止暗电流的p+型扩散层33，所以，信号存储部的读出用的栅极36的电位难以由栅极36的栅极电位进行调制，因此，如图10(b)所示，在读出用的栅极36侧将发生排出信号电荷时成为障碍的电位壁垒。因此，一部分信号电荷就作为残留电荷留在信号存储部中，从而信号读出将变得完全不能进行。
这样，在从信号存储部的信号读出完全不能进行时，将发生元件的动态范围降低，因此，再生图像的品质将显著降低。
而且，这样的问题随着像素尺寸的缩小而更加显著。
根据再生图像的品质提高或元件尺寸缩小的要求，单位像素的大小有年年缩小的倾向。单位像素的大小缩小时，MOS晶体管的尺寸也随之而缩小，但是，通常这样的元件尺寸的缩小，根据按比例缩小的规律，外加电压的降低，进而将伴有阱区域的杂质浓度上升。
但是，如果这样进行按比例缩小时，能够通过栅极进行电位调制的区域将变得狭小到仅限于栅极附近。因此，在比表面的p+型扩散层33深的位置形成的信号存储部(n型扩散层34)的栅极36的电位调制将难以发生。因此，在微细化的像素中将更容易发生上述电位壁垒，从而CMOS传感器所特有的上述问题将更加显著。
另外，在现有的技术中还存在以下问题。
即，如上所述，为了容易发生信号存储部(n型扩散部34)的栅极36的电位调制，表面的p+型扩散层33最好尽可能在浅的位置形成。但是，如果p+型扩散层33变浅，在衬底表面发生的暗电流就有增加的倾向，因此，在再生画面上将发生噪音。
本发明就是考虑了上述问题而提出的，目的旨在提供即使随着单位像素的微细化供给读出用的栅极的读出电位降低以及形成其下部的沟道区域的阱区域的杂质浓度提高时也容易进行信号存储部的信号电荷的读出并且不会发生黑暗时的热噪音、暗电流噪音和残像等的固体摄像装置。
第1发明的固体摄像装置，其特征在于具有在半导体衬底上将单位像素配置为二维矩阵状的摄像区域，上述各单位像素分别具有在衬底的深度方向距离上述半导体衬底的表面指定距离的位置形成的具有由存储将输入光进行光电变换而得到的信号电荷的第1导电型的第1半导体区域构成的信号存储部的光电变换区域；与上述光电变换区域相邻地在上述半导体衬底上形成的对上述信号存储部存储的信号电荷的读出进行控制的栅极；和在上述栅极下部的沟道区域形成的用于控制上述栅极的阈值的第1导电型的第2半导体区域，上述信号存储部在水平方向距离上述栅极的端部指定距离的位置形成。
另外，在上述第1发明的固体摄像装置中，在上述光电变换区域的上述衬底表面，也可以形成导电型与上述第1导电型不同的第2导电型并且杂质浓度比上述栅极下部的沟道区域的杂质浓度高的第3半导体区域。
此外，在上述第1发明的固体摄像装置中，上述第2半导体区域也可以在上述栅极下部的沟道区域的整个区域上形成，或者在上述栅极下部的沟道区域中除了上述光电变换区域侧的一部分区域外的区域上形成。
在上述第1发明的固体摄像装置中，在上述栅极下部的沟道区域形成用于控制上述栅极的阈值的第1导电型的第2半导体区域，所以，即使向栅极供给更低的电位，也可以得到高的沟道电位，从而在栅极下形成的耗尽层可以充分延伸。因此，可以远离栅极形成信号存储部，从而对通过离子注入形成信号存储部时的离子注入能量将没有任何限制。即，即使是进行高能量的离子注入，由于信号存储部设置在水平方向距离相邻的栅极的端部指定距离的位置，所以，离子也不会穿过栅极而注入到沟道区域。因此，与现有的情况相比，可以将信号存储部形成到深的位置，从而可以将设置在光电变换区域的衬底表面的第3半导体区域在深度方向形成得比较厚，这样，便可抑制在光电变换区域发生的暗电流。
第2发明的固体摄像装置，其特征在于具有在半导体衬底上将单位像素配置为二维矩阵状的摄像区域，上述各单位像素分别具有在衬底的深度方向距离上述半导体衬底的表面指定距离的位置形成的具有由存储将输入光进行光电变换而得到的信号电荷的第1导电型的第1半导体区域构成的信号存储部的光电变换区域；与上述光电变换区域相邻地在上述半导体衬底上形成的对上述信号存储部存储的信号电荷的读出进行控制的栅极；和与上述栅极相邻地形成的、由上述栅极进行读出控制的、检测在上述栅极下部的沟道区域传输的上述信号电荷的信号检测部，上述栅极下部的沟道区域的电位设定为在向上述栅极供给读出电位以使上述栅极成为导通状态时与上述信号检测部的电位相同的电位，在上述栅极为截止状态时设定为比上述信号检测部的电位低的电位。
另外，在上述第2发明的固体摄像装置中，在上述光电变换区域的上述衬底表面，也可以形成导电型与上述第1导电型不同的第2导电型并且杂质浓度比上述栅极下部的沟道区域的杂质浓度高的第2半导体区域。
此外，在上述第2发明的固体摄像装置中，在上述栅极下部的沟道区域，也可以形成由于控制上述栅极的阈值的第1导电型的第3半导体区域。这时，上述第3半导体区域也可以在上述栅极下部的沟道区域的整个区域上形成，或者也可以在上述栅极下部的沟道区域中除了上述光电变换区域侧的一部分区域外的区域上形成。
此外，在上述第2发明的固体摄像装置中，上述信号检测部也可以由设置在上述衬底表面的第1导电型的第4半导体区域构成。
此外，在上述第2发明的固体摄像装置中，上述信号存储部也可以在水平方向距离上述栅极的端部指定距离的位置形成。
在上述第2发明的固体摄像装置中，上述栅极下部的沟道区域的电位在上述栅极为截止状态时设定得比上述信号检测部的电位低，所以，信号电荷不会从信号存储部向信号检测部流出，并且为了使上述栅极成为导通状态在向上述栅极供给读出电位时设定为与上述信号检测部的电位相同的电位，所以，与现有的情况相比，用低的电压便可使上述栅极成为导通状态。
图2是抽出实施例1的CMOS传感器的单位像素的光电变换区域、读出用的栅极和信号检测部所示的剖面图。
图3是表示抽出图2所示的单位像素的读出用的栅极26附近放大所示的剖面图和电位分布状态的图。
图4是抽出实施例2的CMOS传感器的单位像素的一部分结构所示的剖面图。
图5是表示图4中的单位像素的电位分布状态的图。
图6是抽出实施例3的CMOS传感器的单位像素的一部分结构所示的剖面图。
图7是抽出实施例4的CMOS传感器的单位像素的一部分结构所示的剖面图。
图8是按工序顺序表示图2所示的实施例1的CMOS传感器的制造方法的剖面图。
图9是表示CMOS传感器的单位像素的现有结构的剖面图。
图10是表示抽出图9所示的现有的单位像素的信号存储部和信号检测部附近的结构所示的剖面图和信号电荷被读出的情况的图。
图1是表示对CMOS传感器实施本发明时的整体结构框图。CMOS传感器11在半导体衬底(图中未示出)上形成，在该衬底上，集成了将多个单位像素12配置为二维矩阵状而成的摄像区域13和从该摄像区域13的各单位像素12读出信号的扫描区域14。
上述各单位像素12与上述图10所示的现有的单位像素一样，由光电变换区域、读出用的栅极、信号检测部、传输用的栅极和放大用的MOS晶体管构成。
图2是抽出实施例1的CMOS传感器的单位像素的光电变换区域、与该光电变换区域相邻地形成的读出用的栅极和与该栅极相邻地形成的信号检测部所示的剖面图。
在图2中，在p型硅衬底21上形成p型的阱区域22。在该阱区域22的表面部，形成由p+型扩散层23和n型扩散层24构成的光电变换区域25。上述n型扩散层24构成用于存储将输入光进行光电变换而得到的信号电荷的信号存储部，上述p+型扩散层23是为了防止暗电流而形成的。
与上述光电变换区域25相邻地在阱区域22的表面上，形成进行信号存储部(n型扩散层24)存储的信号电荷的读出控制的读出用的栅极26。并且，在位于该栅极26下部的阱区域22的表面部的沟道区域的整个区域上形成用于控制该栅极26的阈值的n型扩散层27。
另外，与上述栅极26相邻地在上述阱区域22的表面部，形成作为检测在上述栅极26下部的沟道区域传输的信号电荷的信号检测部的n型扩散层28。该n型扩散层28构成具有上述栅极26的读出用的MOS晶体管的漏极，信号存储部(n型扩散层24)构成源极。
另外，在上述光电变换区域25中，构成信号存储部的n型扩散层24在水平方向距离上述栅极26的端部为图中的距离Y的位置形成。
这里，例如上述p+型扩散层23中的杂质浓度的最大值为1×1018(cm-2)～1×1019(cm-2)时，n型扩散层24中的杂质浓度的最大值就约为1×1016(cm-2)～1×1017(cm-2)，这时，p+型扩散层23与n型扩散层24的结面到衬底表面的深度约为100～300(nm)。另外，上述n型扩散层27中的杂质浓度约为1×1016(cm-2)～1×1017(cm-2)，结深度约为100～200(nm)。在这样的条件时，上述距离Y约为50～200(nm)。另外，当然p+型扩散层23中的杂质浓度也比p型的阱区域22的杂质浓度高。
图3(a)是抽出图2所示的单位像素的读出用的栅极26附近放大所示的剖面图，图3(b)是表示沿图3(a)中的A-A’线的电位分布状态的图。
在读出电位供给栅极26而栅极26成为导通状态时，栅极26下部的沟道区域的沟道电位就高于信号检测部(n型扩散层28)的电位，所以，就有充分多的电子流入信号检测部，结果，沟道电位就成为与信号检测部相同的电位。
另一方面，在供给读出电位时，在栅极26下形成耗尽层，该耗尽层达到信号存储部(n型扩散层24)中接近栅极26的部分。这样，信号存储部(n型扩散层24)存储的信号电荷(这时为空穴)就向电位高的沟道区域流出，进行信号的读出。
这里，即使信号存储部(n型扩散层24)远离栅极26而形成，在栅极26中之所以耗尽层能够达到信号存储部(n型扩散层24)附近的部分，是由于为了控制阈值而在沟道区域形成了n型扩散层27的缘故。即，在向栅极26供给与现有的情况相同值的读出电位时，可以得到比现有情况更高的沟道电位。
另一方面，在向栅极26供给成为截止状态的电位的状态下，栅极26下部的沟道区域的沟道电位低于信号存储部(n型扩散层24)的电位。因此，在栅极26为截止状态时，信号存储部(n型扩散层24)存储的信号电荷不会向信号存储部的外部漏出。
这样，在上述实施例的CMOS传感器中，在读出用的栅极26下部的沟道区域形成n型扩散层27，所以，在向栅极26供给与现有的情况相同值的读出电位时，可以得到比现有情况更高的沟道电位。结果，便可防止在信号存储部(n型扩散层24)的读出用的栅极26侧发生成为排出信号电荷时的障碍的电位壁垒。因此，在信号读出期间，一部分信号电荷就不会作为残留电荷而留在信号存储部中，从而可以完全地进行信号读出。
另外，在上述实施例中，在沟道区域形成了n型扩散层27，即使远离栅极26形成信号存储部(n型扩散层24)，在将读出电位供给栅极26时，在栅极26下形成的耗尽层也可以达到信号存储部(n型扩散层24)中接近栅极26的部分。
这样，在远离栅极26形成信号存储部(n型扩散层24)时，对通过离子注入形成信号存储部(n型扩散层24)时的离子注入能量就没有任何限制。即，即使进行高能量的离子注入，由于信号存储部(n型扩散层24)在水平方向距离相邻的MOS晶体管的栅极26的端部指定距离Y的位置形成，所以，离子不会穿过栅极26注入到沟道区域。因此，与现有的情况相比，可以在深的位置形成信号存储部，于是，可以将设置在光电变换区域的衬底表面上的p+型扩散层23在深度方向形成得比较厚，这样，便可抑制在光电变换区域25发生的暗电流。
此外，即使随着单位像素的微细化而供给读出用的栅极的读出电位降低、而形成其下部的沟道区域的阱区域的杂质浓度提高时，也可以从信号存储部很容易地进行信号电荷的读出，并且不会发生黑暗时的热噪音、暗电流噪音和残像等。
图4是抽出实施例2的CMOS传感器的单位像素的一部分结构所示的剖面图。图4的剖面结构与上述图2所示的实施例1的结构对应，所以，对于与图2中的结构对应的地方标以相同的符号，并省略其说明，仅说明与图2不同的地方。
在图2中，用于控制栅极26的阈值的n型扩散层27在位于栅极26下部的阱区域22的表面部的沟道区域的整个区域上形成，但是，在图4中，则改变为仅在沟道区域中除了光电变换区域25侧的一部分区域外的区域中形成。图5是表示沿图4中的B-B’线的电位分布状态的图。
在本实施例中，如图5所示，读出用的栅极26为导通状态时的沟道电位高于信号存储部(n型扩散层24)的电位，可以进行充分的信号读出的情况与实施例1相同。在本实施例中，在栅极26为截止状态时，沟道区域中未形成n型扩散层27的区域的沟道电位低于信号存储部(n型扩散层24)的电位，所以，在信号存储期间，可以增加信号存储部(n型扩散层24)所能存储的信号电荷量。
另外，在本实施例中，栅极26下部的沟道区域的电位在为了使栅极26成为导通状态而向栅极26供给读出电位时设定为与信号检测部(n型扩散层28)的电位相同的电位，在栅极26为截止状态时设定为低于信号检测部(n型扩散层28)的电位。
图6是抽出实施例3的CMOS传感器的单位像素的一部分结构所示的剖面图。图6的剖面结构与上述图2所示的实施例1的结构对应，所以，对于与图2中的结构对应的地方标以相同的符号，并省略其说明，仅说明与图2不同的地方。
在图2中，在光电变换区域25的信号存储部(n型扩散层24)的上部，为了防止暗电流形成p+型扩散层23，在图6中，则改变为省略形成该p+型扩散层23。即，如果p型阱区域22的杂质浓度足够高，就可以省略形成该p+型扩散层23。
在本实施例中，栅极26下部的沟道区域的电位，在为了使栅极26成为导通状态而向栅极26供给读出电位时设定为与信号检测部(n型扩散层28)的电位相同的电位，在栅极26为截止状态时设定为低于信号检测部(n型扩散层28)的电位。
图7是抽出实施例4的CMOS传感器的单位像素的一部分结构所示的剖面图。图7的剖面结构与上述图6所示的实施例3的结构对应，所以，对于与图6中的结构对应的地方标以相同的符号，并省略其说明，仅说明与图6不同的地方。
在图6中，在位于栅极26下部的阱区域22的表面部的沟道区域形成用于控制该栅极26的阈值的n型扩散层27，但是，在图7中，则改变为省略形成该n型扩散层27。
即使是这样的结构，根据p型硅衬底21、p型的阱区域22的杂质浓度、信号存储部(n型扩散层24)的杂质浓度和信号检测部(n型扩散层28)的杂质浓度的关系，在栅极26为截止状态时，沟道电位低于信号存储部(n型扩散层24)的电位，并且在栅极26为导通状态时沟道电位高于信号存储部(n型扩散层24)的电位。
另外，在本实施例中，栅极26下部的沟道区域的电位，在为了使栅极26成为导通状态而向栅极26供给读出电位时设定为与信号检测部(n型扩散层28)的电位相同的电位，在栅极26为截止状态时设定为低于信号检测部(n型扩散层28)的电位。
在上述各实施例中，说明了在p型硅衬底21上形成p型阱区域22的情况，但是，在使用p型硅衬底时，可以省略形成p型阱区域22，可以在p型硅衬底上形成光电变换区域和信号检测部等。此外，在上述各实施例中，说明了硅衬底21是p型、而在其上形成的势阱22也是p型并且分别用n型扩散层构成信号存储部(源极)和漏极的情况，但是，作为硅衬底，也可以使用n型的，并在其上形成n型阱区域，也可以在该n型阱区域的表面部形成由p型扩散层构成的信号存储部(源极)和漏极。这时，在信号存储部上，形成n型扩散层，取代为了防止暗电流而形成的p+型扩散层23。
下面，说明本发明的CMOS传感器的制造方法，以上述图2所示的实施例1的CMOS传感器的制造方法为例进行说明。
首先，如图8(a)所示，准备p型硅衬底21。
其次，如图8(b)所示，利用离子注入、热扩散等方法，在衬底21的一表面侧形成p型的阱区域22。
然后，如图8(c)所示，利用离子注入等方法，在p型的阱区域22的表面附近形成n型扩散层27。该n型扩散层27是为了控制沟道区域的阈值而形成的。
然后，如图8(d)所示，在衬底表面上利用热氧化等方法形成栅极绝缘膜后，进而淀积多晶硅等电极膜，接着，利用光刻等方法对上述电极膜和栅极绝缘膜有选择地进行蚀刻，形成读出用的栅极26。
其次，在上述光电变换区域(图2中的25)侧掩蔽的状态下，通过对上述栅极26自对准地利用离子注入方法注入n型杂质，如图8(e)所示的那样形成n型扩散层28。该n型扩散层28与具有栅极26的读出用的MOS晶体管的漏极相当，并且成为信号检测部。上述n型扩散层28的杂质浓度高于上述n型扩散层27。
然后，在n型扩散层28侧掩蔽的状态下，通过对上述栅极26自对准地利用离子注入方法注入p型杂质，如图8(f)所示的那样在p型的阱区域22的表面附近形成p型扩散层23。该p型扩散层23是为了抑制在后面形成的成为信号存储部的n型扩散层24的衬底界面发生的暗电流而形成的。另外，上述p型扩散层23的杂质浓度高于上述n型扩散层27。
然后，在光电变换区域(图2中的25)侧，通过利用离子注入方法向水平方向距离上述栅极26的端部为距离Y(如前所述，例如约50～200(nm))的位置以远注入n型杂质，如图8(g)所示的那样形成成为信号存储部的n型扩散层24。
通过这样的工序，制造图2所示的CMOS传感器。
对于图4和图6所示的CMOS传感器的情况，n型扩散层27利用光刻等方法在衬底的界面附近有选择地形成。
本发明不限于上述各实施例，在实施阶段，在不脱离本发明的主旨的范围内可以作种种变形。
如上所述，按照本发明，可以提供即使随着单位像素的微细化而供给读出用的栅极的读出电位降低，以及形成其下部的沟道区域的阱区域的杂质浓度提高时，也可以很容易地从信号存储部进行信号电荷的读出，并且不会发生黑暗时的热噪音、暗电流噪音和残像等的固体摄像装置。
权利要求
1.固体摄像装置，其特征在于具有在半导体衬底上将单位像素配置为二维矩阵状的摄像区域，上述各单位像素分别具有在衬底的深度方向距离上述半导体衬底的表面指定距离的位置形成的具有由存储将输入光进行光电变换而得到的信号电荷的第1导电型的第1半导体区域构成的信号存储部的光电变换区域；与上述光电变换区域相邻地在上述半导体衬底上形成的对上述信号存储部存储的信号电荷的读出进行控制的栅极；和在上述栅极下部的沟道区域形成的用于控制上述栅极的阈值的第1导电型的第2半导体区域，上述信号存储部在水平方向距离上述栅极的端部指定距离的位置形成。
2.按权利要求1所述的固体摄像装置，其特征在于还具有设置在上述光电变换区域的上述衬底表面、导电型与上述第1导电型不同的第2导电型、并且杂质浓度比上述栅极下部的沟道区域的杂质浓度高的第3半导体区域。
3.按权利要求1所述的固体摄像装置，其特征在于上述第2半导体区域在上述栅极下部的沟道区域的整个区域上形成。
4.按权利要求1所述的固体摄像装置，其特征在于上述第2半导体区域在上述栅极下部的沟道区域中除了上述光电变换区域侧的一部分区域外的区域上形成。
5.固体摄像装置，其特征在于具有在半导体衬底上将单位像素配置为二维矩阵状的摄像区域，上述各单位像素分别具有在衬底的深度方向距离上述半导体衬底的表面指定距离的位置形成的具有由存储将输入光进行光电变换而得到的信号电荷的第1导电型的第1半导体区域构成的信号存储部的光电变换区域；与上述光电变换区域相邻地在上述半导体衬底上形成的对上述信号存储部存储的信号电荷的读出进行控制的栅极；和与上述栅极相邻地形成的、由上述栅极进行读出控制的、检测在上述栅极下部的沟道区域传输的上述信号电荷的信号检测部，上述栅极下部的沟道区域的电位设定为在向上述栅极供给读出电位以使上述栅极成为导通状态时与上述信号检测部的电位相同的电位，在上述栅极为截止状态时设定为比上述信号检测部的电位低的电位。
6.按权利要求5所述的固体摄像装置，其特征在于还具有设置在上述光电变换区域的上述衬底表面、导电型与上述第1导电型不同的第2导电型、并且杂质浓度比上述栅极下部的沟道区域的杂质浓度高的第2半导体区域。
7.按权利要求5或6所述的固体摄像装置，其特征在于在上述栅极下部的沟道区域，形成用于控制上述沟道区域的阈值的第1导电型的第3半导体区域。
8.按权利要求7所述的固体摄像装置，其特征在于上述第3半导体区域在上述栅极下部的沟道区域的整个区域上形成。
9.按权利要求7所述的固体摄像装置，其特征在于上述第3半导体区域在上述栅极下部的沟道区域中除了上述光电变换区域侧的一部分区域外的区域上形成。
10.按权利要求5所述的固体摄像装置，其特征在于上述信号检测部由在上述衬底表面形成的第1导电型的第4半导体区域构成。
11.按权利要求5所述的固体摄像装置，其特征在于上述信号存储部在水平方向距离上述栅极的端部指定距离的位置形成。
全文摘要
充分读出信号存储部存储的信号电荷,在读出时提高读出用栅极下部沟道区域的沟道电位。具有在衬底21深度方向距离衬底表面指定距离的位置形成的具有存储将输入光进行光电变换得到的信号电荷的n型扩散层24的光电变换区域25、与光电变换区域25相邻地在衬底上形成的对信号电荷进行控制的栅极26和在栅极26下部的沟道区域形成的用于控制栅极26的阈值的n型扩散层27,n型扩散层24在水平方向距离栅极26的端部指定距离的位置形成。
文档编号H04N5/374GK1347157SQ0114063
公开日2002年5月1日 申请日期2001年9月19日 优先权日2000年9月22日
发明者山下浩史 申请人:株式会社东芝