专利名称：固态成像装置及其驱动方法和相机的制作方法
技术领域：
本发明涉及一种固态成像装置，包括提供给多个垂直信号线的输出的列平行模数转换器，能够降低设备精度和减少转换时间，还涉及驱动该固态成像装置的方法和一种相机。
背景技术：
如图8所示，一种包括列平行模数转换器的已知的固态成像装置400一般使用斜坡型计数器(counter-ramp-type)的模数转换器，这种模数转换器使用单斜率。
图8所示的模数转换器的操作将参照图9的时序图进行描述。在像素阵列410中，多个像素411-11到411-nm被排列成矩阵形式，这些像素通过光电转换将外来光转换为电信号。像素阵列410的某个行被垂直选择电路401选定。从选定行的像素411-11到411-nm，也就是说，从像素阵列410的列方向延伸的垂直信号线vsl1到vslm，输出像素信号(以下称为“像素输出信号”)。
每条垂直信号线vsl1到vslm被连接到每一列中提供的比较器431的一个输入端(正极端或者非反向输入端)。从另外提供的按照时钟信号向其提供模拟输出(电压)的数模转换器420输出的信号nslope被连接到比较器431的另一端(负极端或者反向输入端)。
也就是说，如果从垂直信号线vsl1到vslm中的一行输出的像素输出信号小于数模转换器420输出的信号nslope，那么从比较器431输出的信号ncompout变成低电平。同时，如果从垂直信号线vsl1到vslm中的一行输出的像素输出信号大于数模转换器420输出的信号nslope，那么从比较器431输出的信号ncompout变成高电平。比较器431输出的信号ncompout被输入到一个n-比特计数器432以便根据时钟信号clk增加或者减少计数值(图8中显示了值按照时钟依次减少的例子)。
通过重置信号rst，该计数值变成初始值iinit。当比较器431输出的信号ncompout变成高电平时该计数值停止增加或者减小，并且n-比特计数器432保持该时刻的计数值(图9中的值i)。该计数值作为n-比特计数器432的n-比特输出数据[n-1:0]被输出。也就是说，该计数值与不同列中设置的其他计数器的输出值组合在一起并相继输出。
此外，如图10所示，提供了另一个包括列平行模数转换器530-1(到530-m)的固态成像装置500。它是所谓的逐次近似模数转换器530-1(到530-m)在固态成像装置500中应用的示例。
首先将描述图10中所示的列平行模数转换器530-1(到530-m)的结构。然后将参照图11中的时序图描述该模数转换器的操作。
与图8所示相同，垂直信号线vsl1(到vslm)被连接到比较器531的正极端。
比较器531输出的信号ncompout被输入到锁存逻辑电路532。锁存逻辑电路532输出多个开关534-1到534-n和535-1到535-n的多个控制信号，这些开关被连接到具有电容的多个电容器C(533-1)，C/2(533-2)，......，和C/2n(533-n)的极板上。开关534-1到534-n和535-1到535-n将这些极板连接到vref2端或者接地。电容器C(533-1)，C/2(533-2)，......，和C/2n(533-n)的其他极板被连接到比较器531的负极端vcomp。此外，比较器531的负极端vcomp和垂直信号线vsl1到vslm通过用重置信号rst作为控制信号的开关536到537被连接到vref1端。
下面将描述逐次近似模数转换器530-1(到530-m)的操作。
当重置信号rst变成高电平时，比较器531的负极端vcomp和垂直信号线vsl具有与电压vref1相同电平的电压。此外，所有电容器C(533-1)，C/2(533-2)，......和C/2n(533-n)的比较器531相对的极板电压被接地。因此，重置操作被执行。
然后，从像素511-11到511-nm读出一个信号，垂直信号线vsl1(到vslm)的电平变成与该读出信号一致的电压电平。这时，当时钟信号clk在高电平时，锁存逻辑电路532输出开关534-1的控制信号，这样电压vref2被施加到比较器531相反方向的电容器C(533-1)的极板。
因此，比较器531的负极端vcomp的电压变成电压vref1+vref2，以执行第(n-1)比特比较器531的比较操作。这时，在图10的实施例中，因为信号vsl的电平高于负极端vcomp的电压电平，因此比较器531输出一个高电平信号(时刻t6)。当时钟信号clk在低电平时，时钟信号clk的值被锁存为数据[n-1](时刻t7)。
然后，当时钟信号clk在高电平(时刻t8)时，锁存逻辑电路532输出开关534-2和535-2的控制信号，这样电压vref2被施加到比较器531相反方向的电容器C/2(533-2)的极板。然后，比较器531的负极端vcomp的电压变成电压vref1+vref2/2。从而执行第(n-2)比特比较器531的比较操作。
此时，在图10的实施例中，负极端vcomp的电压电平被设置为高于信号vsl的电平，并且从锁存逻辑电路532输出开关534-2和535-2的控制信号。因此，负极端vcomp的电压变成电压vref1+vref2/2。从而，执行第(n-2)比特比较器531的比较操作。
此时，在图10的实施例中，因为垂直信号线vsl1的电压电平低于负极端vcomp的电压电平，所以比较器531输出一个低电平信号。当时钟信号clk在低电平时，该输出信号的值被锁存为数据[n-2](时刻t9)。当时钟信号clk在高电平时，比较器531相反方向的电容器C/2的极板被接地。
此后，通过重复相同的操作直到电容器C/2n(533-n)，n-比特数据数据[n-1:0]的值被确定并通过数据线发送。相似的技术在JP-A-2002-34037中公开。
发明内容
但是，图8中所示使用单斜率的斜坡型计数器的模数转换器有一个问题，为了提高模数转换的精度，转换时间将增加或者时钟频率将被增加。例如，使用n比特执行模数转换所需的时钟数是2n-1个周期。从而，如果比特数扩展到(n+1)比特，需要2n+1-1个周期，即大约和该时钟数两倍一样多。因此，为了实现相应的时钟数，转换时间将为大约两倍长或者时钟频率将为大约两倍高。当转换时间为大约两倍长时，很难实现诸如固态成像装置的高帧频或者高像素化一样的高速操作。当时钟频率变成两倍高时，可能导致功耗增加并且带来元件的高精度。
图10所示的逐次近似模数转换器不存在该斜坡型计数器的模数转换器在增加模数转换精度时转换时间增加的问题。但是，因为在逐次近似模数转换器中使用多个电容器，因此处理精度影响模数转换的精度。因此，出现了电容器的布局变得很大并且费用增加的问题。
需要提供一种包括列平行模数转换器的固态成像装置，可以解决诸如斜坡型计数器的模数转换器中转换时间增加或者逐次近似模数转换器中布局范围增加的问题，以降低元件精度并减少转换时间，和一种驱动该固态成像装置的方法和一种相机。
按照本发明的实施例，提供一种固态成像装置，包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；模数转换单元，具有第一模数转换器，该第一模数转换器被连接到提供来自像素的像素信号的垂直信号线，并对来自垂直信号线的输出信号或者通过采样该输出信号获得的像素输出信号执行第一个比特长模数转换，第二模数转换器，当第一模数转换器完成转换操作时，从像素输出信号减去对应于第一比特长的模拟信号，然后执行第二比特长模数转换。
按照本发明的另一个实施例，提供一种固态成像装置，包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；多个模数转换器，被布置成列平行并将从像素获得的模拟信号转换成n比特数字信号(其中，n是任意正整数)。在该固态成像装置中，多个模数转换器被分成最高m-比特(其中，m是小于n的任意正整数)模数转换器和最低(n-m)-比特模数转换器。当对来自像素的输出信号或者通过取样该输出信号获得的像素输出信号执行模数转换时，最初对最高m比特执行该模数转换，对应于最高m比特的信号被从像素输出信号中减去，以及对最低(n-m)比特执行模数转换。
按照本发明的又一实施例，提供一种固态成像装置包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；多个模数转换器，被布置成列平行，并将从像素获得的模拟信号转换成n比特数字信号(其中，n是任意正整数)。多个模数转换器被分成最高m比特模数转换器和最低(n-m)比特模数转换器。最高m比特模数转换通过被布置成列平行的比较器和时钟计数器执行。像素输出信号被输入到该比较器的一个输入端，数模转换器输出的参考信号被输入到该比较器的另一个输入端。该参考信号按照预定初始值的时钟输入改变。当像素输出信号和输入到比较器中的参考信号之间的大小关系被颠倒时，来自比较器的输出信号改变，以按照像素输出信号来计数时钟数，并通过按照时钟数获得数字值来获得该像素输出信号的最高m比特模数转换值。此外，当对该像素输出信号执行最低(n-m)比特模数转换时，从比较器的输出信号改变的时刻到下一个时钟周期开始的时刻这一期间，电荷被存储在每一列中提供的电容器中，以按照像素输出信号的最低(n-m)比特对信号取样。通过另外提供的最低(n-m)比特模数转换器，对取样信号的电压执行模数转换。按照这种方式，对n比特对像素输出信号执行模数转换。
在固态成像装置的列平行模数转换中，通过分开执行最高m-比特模数转换与最低(n-m)比特模数转换，在最高m比特的情况下，转换时间可以减少大约2m阶，在最低(n-m)比特的情况下，转换时间可减少大约2n-m阶。因此，也可以降低元件精度。
此外，在固态成像装置的列平行模数转换中，斜坡型计数器的模数转换需要的区域小于逐次近似模数转换，但是其转换时间长于逐次近似模数转换。尽管如此，它可以通过在斜坡型计数器的模数转换中给电容器中对应于最低(n-m)比特的电压充电来执行采样和单独执行最低(n-m)比特模数转换来减少转换时间。此外，在采样的电压具有增益的事实情况下可以降低元件精度。
图1是包括模数转换器的固态成像装置的块结构图；图2是图1中所示模数转换器的块结构图；图3A到3C是图2中所示模数转换器的状态机的功能图。
图4是图2所示模数转换器的操作时序图；图5是另一个模数转换器的块结构图；图6是图5所示模数转换器的操作时序图；图7是另一个模数转换器的操作时序图；图8是已知的固态成像装置的块结构图；图9是图8中所示的固态成像装置中使用的模数转换器的操作时序图；图10是另一种已知的固态成像装置的块结构图；图11是图10中所示固态成像装置中使用的模数转换器的操作时序图；图12是按照本发明的实施例的相机的横截面图。
具体实施例方式
图1是按照本发明的实施例的包括列平行模数转换器的固态成像装置100的块结构图。
固态成像装置100包括像素单元10，该单元将在后面进行说明，第一最高m-比特模数转换器20，第二最低(n-m)-比特模数转换器30(其中，m和n是任意正整数，并且n大于m。)，计时信号发生器(未示出)，垂直选择电路11，水平选择电路50。
计时信号发生器(未示出)接收垂直同步信号、水平同步信号、传感器驱动的时钟、和来自固态成像装置100的传感器外部的传感器重置信号。计时信号发生器生成计时信号以便使用上述输入信号来驱动垂直选择电路11、水平选择电路50、列平行AD转换器(第一和第二模数转换器20和30)。
垂直选择电路11接收来自计时信号发生器的行信息，只选择该行信息中指定的行，并且从第一行开始顺序选择水平线。
在像素单元10中，多个像素被布置成n*m矩阵，每个包括一个PD(光二极管)、一个传输栅极MOS晶体管、一个FD(浮动扩散)，一个重置MOS晶体管，或者一个放大MOS晶体管。放大MOS晶体管的输出被输入到垂直信号线，被PD检测到的像素(输出)信号通过垂直信号线被输出到列平行AD转换器。
列平行AD转换器包括第一模数转换器20、模数转换器41-1到41-m、加法器42-1到42-m、和第二模数转换器30。
第一模数转换器20包括列平行模数转换器21-1到21-m，并接收来自垂直信号线vsl1到vslm的像素输出信号。
此外，第二模数转换器30包括列平行模数转换器31-1到31-m，它们和第一模数转换器20的列平行模数转换器21-1到21-m构成一对。
加法器42-1到42-m的每个输入端被连接到模数转换器42-1到42-m的每个输出端和每个垂直信号线vsl1到vslm。此外，加法器42-1到42-m的每个输出端被连接到第二模数转换器30所包括的每个列平行模数转换器31-1到31-m。
此外，第一模数转换器21-1到21-m和第二模数转换器31-1到31-m的输出端被连接到数据[n-1:0]线。
此后，将所描述的列平行AD转换器(第一模数转换器21-1到21-m和第二模数转换器31-1到31-m)连接到每个垂直信号线，但是本发明并不局限于具有列平行模数转换器被连接到所有垂直信号线这种结构的固态成像装置。
例如，可以是每两列或者三列提供一个平行AD转换器，与每个平行AD转换器对应的列之间的开关按照预定的时间执行，这样一些像素信号被输入到相应的平行AD转换器，该相应的平行AD转换器将这些信号转换成数字信号。
垂直信号线vsl1到vslm提供的像素信号被输入到第一模数转换器20。然后，像素单元10输出的像素信号的模拟信号通过第二模数转换器30被转换成数字信号。
该模数转换器包括两个或者多个模数转换器。在第一级，第一模数转换器20对预定的最高比特执行模数转换。接下来，模数转换器41-1(到41-m)对最高比特执行DA(数模)转换，加法器42-1(到42-m)获得来自输入像素信号的差值。然后，在下一级，第二模数转换器30对该差值执行第二模数转换。即，重复后面的操作。
上述第一和第二模数转换器20和30可以使用多种方法来执行模数转换。在本发明的这个实施例中，转换方法并不限定。
水平选择电路50被连接到按列方向布置的列平行模数转换器(第一模数转换器20和第二模数转换器30)。水平选择电路50在预定的与计时信号发生器输出的时钟信号同步的时间选择列平行模数转换器，并得出每个列上的像素输出信号的数字转换的数据。
下面将描述作为图1所示固态成像装置100的一个实施例的具有两级的模数转换器。像素单元10输出的像素输出信号被输入到通过垂直信号线布置成列平行的n-比特模数转换器20和30。该n-比特模数转换器包括一个最高m-比特模数转换器和一个最低(n-m)-比特模数转换器。
第一最高m-比特模数转换器20和第二最低(n-m)-比特模数转换器30的结构并不限定。例如，模数转换器可以被应用到整个列平行模数转换器、列串行平行模数转换器、斜坡型计数器的模数转换器、逐次近似斜坡型计数器的模数转换器，或者它们的组合。
另外，第二模数转换器30可以使用多种方法对像素输出信号的最低(n-m)-比特执行模数转换。像素输出信号的最低(n-m)-比特数据的获得可通过将第一最高m-比特模数转换器20所获得的数字信号转换成模拟信号，在像素输入信号和转换后的模拟信号之间执行减法，并通过另外提供的第二最低(n-m)-比特模数转换器30对被减掉的模拟信号执行模数转换。
结果，可以获得(模拟)像素输出信号被模数转换成n比特的数字数据。
此后，从第一最高m-比特模数转换器20和第二最低(n-m)-比特模数转换器30输出的数字数据被组合起来以便作为n比特数字图像数据被输出。
这里，具有两级的模数转换器是一种示范，但是本发明并不局限于此。本发明可以被应用于具有三级、四级......或n级的模数转换器。
当上述使用模数转换器的固态成像装置具有，例如，两级时，可使用通过第一最高m-比特模数转换获得的像素输出信号在预定电平下对信号执行第二最低(n-m)-比特模数转换。因此，对于低照度像素输出信号，执行高精度模数转换，其具有低照片-拍摄-噪音(photo-shot-noise)，而对于高照度像素输出信号，执行低精度模数转换，其具有高照片-拍摄-噪音。因此，可以实现低功耗的固态成像装置。
另外，尽管使用区域小于逐次近似模数转换器但是转换时间长于逐次近似模数转换器的斜坡型计数器的模数转换器，但是可以实现一种固态成像装置，其中该固态成像装置的列平行模数转换器中的转换时间大大减少。
作为具有两级模数转换器的可实施的例子，例如，最高m比特被模数转换以便在捕捉到图像时为监视器执行模数转换。另外，如果需要高精度的转换，例如，在捕捉实时图像的情况下，最低(n-m)比特被模数转换。因此，可以实现能够执行高速监控并使用低功耗的固态成像装置。
下面将描述包括图2中所示的模数转换器220-1到220-m的固态成像装置200的结构的示例。
如图2所示，该模数转换器包括两个模数转换器220-1和220-m，也就是说，最高和最低模数转换器，它们将像素(阵列)单元的垂直方向重复布置的垂直信号线vsl1到vslm获得的模拟像素输出信号转换成数字信号(数据)。
另外，在最高和最低模数转换器所包括的模数转换器220-1(到220-m)中，垂直信号线vsl1到vslm的输出被输入到最高m-比特模数转换器。此后，DA转换值和输入像素之间的差值被计算，最高m-比特模数转换器的输出被输入到最低(n-m)-比特模数转换器。然后，执行最低模数转换操作。作为转换的结果，像素数字数据(信号)被输出。
另外，尤其是，斜坡型计数器的模数转换器可以被应用于最高m-比特模数转换器。此外，最低(n-m)-比特模数转换器的转换方法并不限定于此。
最高m比特的模数转换器220-1(到220-m)包括比较器201和m-比特计数器202。另外，最低(n-m)-比特的模数转换器220-1(到220-m)包括生成与最低(n-m)-比特相应的模拟信号的状态机203，和具有例如最低模拟信号电压发生器204的减法单元、和(n-m)-比特模数转换器209。
在最高m-比特模数转换器中，比较器201具有连接到线11以接收参考信号mslope的反向输入端，连接到垂直信号线vsl1(到vslm)的非反向输入端，和连接到m-比特计数器202的输入端的输出端。导致执行计数操作或者重置操作的时钟信号clk被提供给m-比特计数器202。此外，比较器201的输出端被连接到作为最低(n-m)-比特模数转换器的一部分的状态机203的输入端。m比特计数器202的输出端被连接到数据[n-1:0]线5以便输出对应于最高(n-1)到(n-m)比特的数字数据。
在最低(n-m)-比特模数转换器中，状态机203的输入端被分别连接到线12、线13、和比较器201的输出端，以便接收时钟clk、重置信号rst、和比较器201的输出。
状态机203具有连接到N沟道FET 206的栅极的电流开关cursw和连接到用于控制放电的N沟道FET 207的栅极的直流开关dcsw。
P沟道FET 205具有连接到参考电势(电源)的源极，连接到线14和P沟道FET 210的栅极和漏极的栅极，和连接到N沟道FET 206的漏极的漏极。
P沟道FET 210具有连接到参考电势(电源)的源极，连接到恒流源极211的一端的栅极和漏极。恒流源极211的另一端被接地。
N沟道FET 206的源极被连接到电容器C1(208)的一端和N沟道FET207的漏极。N沟道207的源极被接地。电容器C1的一端被连接到(n-m)-比特模数转换器209的输入端，电容器C1的另一端接地。
最低(n-m)-比特模数转换器209的输出端被连接到数据[n-1:0]线5以便输出最低比特数据[n-m:0]的数据。
下面将参照图3A到3C来描述用于最低(n-m)-比特模数转换器的状态机203的操作。
如图3A所示，当重置信号rst被提供给状态机203时，直流开关dscw的电平变成高电平，电容器C1(208)中充入的电荷被放电，m-比特计数器202被重置。此后，计数操作与时钟clk同步开始，对递减计数器的最高m比特执行转换操作，参考信号mslope的电压按照时钟从预定电压线性减弱。
比较器201比较参考信号mslope的电压和垂直信号线vsl的电压。如果参考信号mslope的电压低于垂直信号线vsl的电压，那么计时操作停止。如果状态机203的直流开关dscw的电平变成低电平，那么电容器C1(208)停止以放电。同时，因为电流开关cursw的电平变成高电平，所以与恒流源极211所施加的电流相同的电流i被充入到电容器C1(208)。
接下来，当下一个时钟(在时刻t6处的时钟clk)出现时，电流开关cursw的电平变成低电平，N沟道FET 206被关闭以便保持充入到电容器C1(208)中的电荷。该电荷被保持在电容器C1(208)中直到下一个重置信号rst被输入。图3B和3C中显示了状态机203的上述操作。
下面将参照图4的时序图来描述图2中所示的模数转换器220-1(到220-m)的操作。
在图4的时序图中，在时刻t1时，重置信号rst被提供给状态机203和m-比特计数器202，以便执行重置操作。此外，状态机203的直流开关dscw输出的信号的电平从时刻t1到t5保持在高电平。当直流开关dscw输出的高电平信号被施加到N沟道FET 207的栅极时，N沟道FET 207被打开。因此，电容器C1(208)的电荷被放电，其电势被保持到时刻t5。
当重置信号rst在时刻t2下降时，m-比特计数器202开始计数操作，参考信号mslope按照时钟clk线性减小。输入到比较器201的反向端的参考信号mslope与输入到非反向端的像素输出信号(从垂直信号线vsl1输出的像素信号)进行比较。如果信号mslope的电平低于垂直信号线vsl1输出的像素信号的电平，那么从比较器201的输出端输出一个高电平脉冲mcompout(时刻t5)，并且脉冲mcompout的电平被保持在高电平，直到提供下一个重置信号rst。
m-比特计数器202在时刻t4结束操作。m-比特计数器202执行上下计数，但是其他计数方法也可以使用。
此后，计数值被转换，这样数据[n-1:n-m]作为最高m比特二进制数据被输出到数据线15。
同时，当参考信号mslope和垂直信号线vsl1输出的像素输出信号的电平被颠倒(交叉)以致于关闭N沟道FET 207时，状态机203的直流开关dcsw的电平在时刻t5从高电平变成低电平。结果，电容器C1(208)停止放电。
在时刻t5，电流开关cursw的电平从低电平变成高电平。电流开关cursw保持在高电平，直到时钟clk出现的时刻t6，电流开关cursw的电平变成低电平。
也就是说，在时刻t5到下一个时钟clk出现的时刻t6这一段时间内，电流i通过P沟道FET 205和N沟道FET 206被充入到电容器C1(208)(参见图4)。从而，生成一个模拟信号以便执行尝试的最低(n-m)比特转换。
因为提供给电容器C1(208)的电流值与由包括P沟道FET 210和P沟道FET 205的电流镜像电路在恒流源极211处生成的电流i相同，所以可以将恒流源极211的电流值i设置为需要的值，并且可以任意设置从时刻t5到时刻t6期间被存储和获得的电压值。另外，可以通过电容器C1(208)处取样的电压来锁存增益。从而可以降低元件精度。
这里，因为最高m-比特计数器202的计数操作按照时钟clk被执行，所以最高m比特的一个LSB对应于一个时钟clk的周期。最低(n-m)比特指示了在时刻t4和时刻t5之间的时间段tc中电容器C1(208)中充入的电荷量。比较器201在时刻t5比较输入信号mslope和vsl，在这一时刻两个信号的电平被反向。即，比较器201自时刻t5开始比较输入信号mslope和vsl。
因此，通过向电容器C1(208)中充入电流而获得的电压值Vb，在从一个时钟周期Tclk减去时钟周期tc的期间可被实际测量。如果从基于一个时钟tclk周期(从时间t4至时间t6的周期)内被充入的电流而生成的电压(图4中的电压Va+Vb)中减去测得的电压Vb，则可以获得对应于实际最低(n-m)比特的模拟信号Va。
尤其是，最低(n-m)-比特模数转换器将一个时钟tclk-tc周期内生成的模拟信号Vb转换成数字信号。从而，获得从与(n-m)-比特全范围(Va+Vb)对应的数字数据中减去与模拟信号capout(Vb)对应的数字值的数据(对应于Va)。
在(n-m)-比特模数转换器209执行最低(n-m)-比特模数转换之后，数据[n-m-1:0]的图像数据被输出到数据[n-1:0]的线15。
最低(n-m)-比特模数转换器209可使用多种转换方法，例如，平行方法，斜坡计数器方法，或者逐次近似方法。
在最高m比特数据与最低(n-m)比特数据被组合后，水平选择电路顺序选择连接到上述垂直信号线vsl1到vslm的n比特模数转换器220-1到220-m以便得出数字数据。
如上所述，当执行图4的时序图中所示的转换操作时，执行最高(n-m)比特模数转换所需的转换时间变成2m-1次循环。例如，即使当下一级的最低(n-m)比特模数转换执行2n-m-1次循环，与图8所示的模数转换器430-1(到430-m)相比，也可以大大减少转换时间。
例如，当假设n是12，m是8时，在图8中所需的循环变成212-1＝4095。而在图5中，模数转换可以28-1+212-8-1＝270次循环来执行。
另外，对于n比特模数转换需要2n-1阶的时间精度或者元件精度。但是，通过分开执行最高m比特模数转换和最低(n-m)比特模数转换，可在最高m比特的情况下将精度降低到大约2m阶，在最低(n-m)比特的情况下降低到大约2n-m阶。
另外，当假设恒流源极211的电流是“i”时，提供给最低模数转换器的模拟信号(电压)capout可以按照下式计算capout＝(i/C1)*tc(其中“*”表示乘号)。
如果电流i和电容器C1的值被适当选择，那么电压capout相对于周期tc被放大。因此，可以降低元件的精度并提高执行最低(n-m)比特模数转换时的转换精度。另外，还有一个优点，即通过将最高m比特和最低(n-m)比特分开，芯片面积可以很小，从而减少模数转换器中使用的元件的数量。
下面，图5显示了另一个固态成像装置300，它使用按照本发明的另一个实施例的模数转换器330-1(到330-m)。
在按照本发明的这个实施例的模数转换器330-1(到330-m)中，图2所示的最低(n-m)比特模数转换器220-1(到220-m)的结构与最高m比特斜坡型计数器的模数转换器的结构相同。
图5中所示的固态成像装置300包括多个模数转换器330-1到330-m，分别连接到每个垂直信号线。与图2相同，在图5所示的模数转换器330-1(到330-m)的结构中，最高m比特模数转换器包括比较器301，其具有一反向输入端，该端连接到被输入参考信号mslope的行11，一非反向输入端，该端连接到垂直信号线vsl1(到vslm)，和一输出端，该端连接到m比特计数器302的输入端。时钟clk被提供给m比特计数器302，以便执行计数操作或者重置操作。m比特计数器302的输出端被连接到数据[n-1:0]线16以便输出最高(n-1)到(n-m)比特的数字数据。
在最低(n-m)-比特模数转换器中，状态机303的输入端被分别连接到时钟clk的线12、重置信号rst的线13和比较器301的输出端。
状态机303具有电流开关cursw，其被连接到N沟道FET 306的栅极，和直流开关dcsw，而直流开关dcsw被连接到N沟道FET 307的栅极。
P沟道FET 305具有连接到参考电势(电源)的源极，连接到线14和P沟道FET 310的栅极和漏极的栅极，和连接到N沟道FET 306的漏极的漏极。
P沟道FET 310具有连接到参考电势(电源)的源极，连接到恒流源极311的一端的栅极和漏极。恒流源极311的另一端被接地。
N沟道FET 306的源极被连接到电容器C1(308)的一端和N沟道FET307的漏极。N沟道FET 307的源极被接地。电容器C1具有一个连接到比较器320的非反向输入端的端口capout，另一端被接地。
比较器320具有连接到线15(nmslope)的反向输入端和连接到(n-m)-比特计数器321的输入端的输出端。另外，时钟clk被提供给(n-m)-比特计数器321，这样(n-m)-比特计数器321的输出端被连接到数据[n-1:0]线15以便输出最低数据数据[n-m-1:0]。
下面将参照图6的时序图描述模数转换器330-1(到330-m)的操作。
像素输出信号通过垂直信号线vsl1(到vslm)被输入到列平行n比特模数转换器。n比特模数转换器被分成最高m-比特模数转换器和最低(n-m)-比特模数转换器。最高m-比特模数转换由比较器301和列平行m比特计数器302来执行。像素输出信号被输入到比较器301的一个输入端，模数转换器输出的参考信号mslope被输入到另一个输入端。参考信号按照时钟的输入从预定初始值开始改变。这时，如果像素输出信号和输入到比较器301的参考信号之间的大小关系被颠倒，则比较器301的输出信号发生改变。因此，m比特计数器302按照像素输出信号来计时钟数目，并根据时钟数目获得数字数据值。从而，获得像素输出信号的最高m比特数据数据[n-1:n-m]。
下面将描述最低(n-m)-比特模数转换的操作。
如果用于最高m比特模数转换的比较器301确定了输入参考信号mslope的电平低于垂直信号线vsl1(到vslm)输出的像素信号的电平，则从比较器301的输出端输出一个脉冲以提供给状态机303。
从状态机303的电流开关cursw输出的信号的电平在时刻t5变成高电平，电流开关cursw输出的信号被提供给N沟道FET 306的栅极，这样N沟道FET被打开。此后，电流开始流入电容器C1(308)，电容器C1(308)被电流充电，直到下一个时钟出现的时刻t6。
因为电容器C1(308)将被预先重置，所以状态机被提供给每一行，以便控制重置或者给电容器充电。状态机的操作与图3A到3C中所述相同，对其的详细描述将被省略。
时钟clk对应于最低(n-m)比特的全范围(Va+Vb)，最低(n-m)比特的实际值变成与时刻t4到时刻t5的周期相对应的电压Va。
尽管如此，与比较器301的输出变成高电平的时刻t5到下一个时钟出现的时刻t6的周期对应的电压Vb可被实际测量。因此，通过对充入电容器C1(308)的电荷量，即，电压Vb，进行数字转换并且从数字值(Va+Vb)中减去该数字转换值，可以获得真实的数字值Va。
充入电容器C1(308)中的电压capout被提供给比较器320的非反向输入端。同时，信号nmslope通过线15被输入到比较器320的非反向输入端，(n-m)-比特计数器321启动并在预定的时间间隔与时钟clk同步执行计数操作。
如果电容器C1(308)输出的电压capout的电平高于电压nmslope的电平，那么比较器320从输出端输出一个高电平脉冲以提供给(n-m)-比特计数器321。然后，(n-m)-比特计数器321完成计数操作。计数值对应于图6中所示电压Vb。对应于电压Va的实际(n-m)-比特数字数据数据[n-m-1:0]通过从对应于全范围的数字值减去电压Vb的数字值而获得。
此后，最低(n-m)-比特数字数据数据[n-m-1:0]被发送到数字数据数据[n-1:0]以便构成最高m比特数据，从而得出整个n比特精度的模数转换数据。
如上所述，最高m比特模数转换操作和直到采到对应于最低(n-m)比特的像素输出信号的操作与图1和图3基本相同。
对对应于采到的最低(n-m)比特的像素输出信号的模数转换由斜坡型计数器的列平行模数转换器执行，就象最高m比特的情况一样。此时，除了用于最高m比特的斜坡型计数器的列平行模数转换器以外，每一列提供一个比较器。通过执行模数转换而输出的信号nmslope被输入到比较器，这样比较器的电压capout被进行模数转换。因此，如上所述，可以很大程度上减少转换时间并且降低元件的精度。
另外，可以不在每一列提供n比特模数转换器。例如，每两列或者三列提供一个模数转换器，以便在预定的时间间隔通过执行开关来输出两个或者三个像素的数字信号。
下面将参照图7来描述按照本发明的另一个实施例的模数转换器。
图7所示的模数转换器与图5所示的模数转换器330-1(330-m)的不同之处在于提供给最高m比特模数转换器的时钟clk的周期不同于提供给最低(n-m)-比特模数转换器的时钟clk的周期。提供给最高m比特模数转换器的时钟clk的周期被设置为，例如，长于提供给最低(n-m)-比特模数转换器的时钟的周期。
在最高m比特转换时间的基础上，比较器比较参考信号mslope和垂直信号线vsl1(到vslm)输出的像素输出信号。这些信号的大小在时刻t5被颠倒，比较器从输出端输出一个脉冲mcompout。
从状态机的电流开关cursw输出的信号的电平在脉冲mcompout变成高电平的时刻t5从低电平变成高电平，电流开关cursw输出的信号的电平被保持在高电平，直到下一个时钟出现的时刻t6。此后，预定量的电流被充入到电容器中，被输入到最低(n-m)-比特模数转换器的模拟电压被取样。
最低(n-m)比特模数转换的操作与图5中所示的相同，因此其描述被省略。
如上所述，可以通过设置对应于最低(n-m)比特的全范围的一个时钟clk的周期tclk长于最低模数转换器的工作时钟的周期来设置一较长的时间段，即从脉冲mcompout的电平与垂直信号线vsl1(到vslm)的电平交错的时间点到下一个时钟(在时刻t6)的时间段。
结果，向电容器中充入电流所需的周期tclk-tc可以较长，充入电容器的电压与图5中所示的相比可以更大。因此，可以更高精度执行最低(n-m)比特数字转换操作。
如上所述，在固态成像装置的列平行模数转换中，最高m比特模数转换器与最低(n-m)比特模数转换分离。因此，在最高m比特可以减少大约2m阶转换时间，在最低(n-m)比特可以减少大约2n-m阶转换时间，并且可以降低元件精度。
此外，在固态成像装置的列平行模数转换中，通过按照用于斜坡型计数器的模数转换的最低(n-m)-比特相应的电压向电容器充电，可以减少转换时间，其中对于取样和执行另外提供的最低(n-m)比特模数转换，斜坡型计数器的模数转换所需要的面积小于逐次近似型模数转换需要的面积，但是需要的转换时间长于逐次近似型模数转换。此外，可以降低元件精度。
在固态成像装置的列平行模数转换中，尽管使用斜坡型计数器的模数转换来执行模数转换，在斜坡型计数器的模数转换中需要的面积小于逐次近似型模数转换需要的面积，而需要的转换时间长于逐次近似型模数转换，但是可以实现能减少转换时间的固态成像装置。
例如，当捕捉到图像时用于执行监控的模数转换的情况下，只对最高m比特执行模数转换。此外，在捕捉实时图像的情况下需要高精度时，在最高m比特模数转换之外，对最低(n-m)比特执行模数转换。从而，可以实现高速监视器并实现使用低功耗的固态成像装置。
使用执行最高m比特模数转换获得的像素输出信号，仅针对预定电平下的信号，按最低(n-m)-比特执行模数转换。此外，针对低照度(具有低照片-拍摄-噪音)的像素输出信号执行高精度模数转换。而对高照度(具有高照片-拍摄噪音)像素输出信号执行低精度模数转换。因此，可以实现使用低功耗的固态成像装置。
图12是按照本发明的另一个实施例的相机的横截面图。按照本发明的实施例的相机是可以捕捉视频的摄像机的例子。
按照本发明的实施例的相机包括涉及固态成像装置100、200、300、400和500的固态成像装置1、光学系统610、快门装置611、驱动电路612和信号处理电路613。
光学系统610将来自物体的图像光(入射光)聚焦到固态成像装置1的成像区域以便形成图像。因此，在预定的时间段内对应信号的电荷被存储在固态成像装置1中。
快门装置611控制关于固态成像装置1的光照射时间段和光屏蔽时间段。
驱动电路612提供驱动信号以便控制固态成像装置1的传输操作和快门装置611的快门操作。固态成像装置1的电荷在驱动电路612提供的驱动信号(时间信号)的基础上被传送。信号处理电路613执行各种信号处理。处理后的图像信号被存储在存储介质，例如存储器中或者输出到监视器。
本领域技术人员可以理解，根据设计需要和其他因素可以在所附的权利要求及其等同替换的范围内进行各种改进、组合、子组合和替换。
权利要求
1.一种固态成像装置包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；和模数转换单元，该单元具有第一模数转换器，该第一模数转换器被连接到被提供来自像素的像素信号的垂直信号线，并对来自垂直信号线的输出信号或者通过采样该输出信号获得的像素输出信号执行第一比特长模数转换，和第二模数转换器，当第一模数转换器完成转换操作时，从像素输出信号减去对应于第一比特长的模拟信号，然后执行第二比特长模数转换。
2.按照权利要求1的固态成像装置，其中模数转换器单元还具有第三模数转换器，该第三模数转换器被连接到第二模数转换器的后一级，当第二模数转换器完成转换操作时，从输入到第二比特长模数转换器的模拟信号中减去对应于第二比特长的模拟信号，并执行第三比特长模数转换。
3.按照权利要求1的固态成像装置，其中，模数转换单元，第一模数转换器按最高m比特执行模数转换，第二模数转换器按最低n-m比特执行模数转换，以便执行n比特模数转换，其中n和m是正整数，并且n大于m。
4.按照权利要求1或3的固态成像装置，还包括减法处理单元，该单元包括电流输出单元，并从像素输出信号减去对应于第一比特长的模拟信号，其中电流输出单元使用第一模数转换器的工作时钟周期的一部分给电容器提供用于最低n-m比特的模拟信号。
5.按照权利要求4的固态成像装置，其中电流输出单元改变提供给电容器的电流量以便改变关于最低n-m比特的模拟信号的电平。
6.按照权利要求1的固态成像装置，其中第一模数转换器是斜坡型计数器的模数转换器。
7.按照权利要求6的固态成像装置，其中第一模数转换器的工作时钟周期长于第二模数转换器的工作时钟周期。
8.一种固态成像装置包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；和多个模数转换器，被布置成列平行并将从像素获得的模拟信号转换成n比特数字信号，其中，n是任意正整数，其中多个模数转换器被分成最高m-比特模数转换器和最低n-m-比特模数转换器，其中，m是小于n的任意正整数，当对来自像素的输出信号或者通过取样该输出信号获得的像素输出信号执行模数转换时，该模数转换最初按最高m比特执行，对应于最高m比特的信号被从像素输出信号中减去，模数转换按最低n-m比特执行。
9.按照权利要求8的固态成像装置，其中最高m比特模数转换器是斜坡型计数器的模数转换器。
10.按照权利要求8的固态成像装置，还包括减法处理单元，该单元包括电流输出单元，其从像素输出信号减去对应于最高m比特长的信号，其中电流输出单元使用最高m比特模数转换器的工作时钟周期的一部分给电容器提供用于最低n-m比特的模拟信号。
11.按照权利要求10的固态成像装置，其中电流输出单元改变提供给电容器的电流量以改变最低n-m比特输入模拟信号的电平。
12.按照权利要求8的固态成像装置，其中最高m比特模数转换器的工作时钟周期长于最低n-m比特模数转换器的工作时钟周期。
13.一种固态成像装置，包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；和多个模数转换器，被布置成列平行并将从像素获得的模拟信号转换成n比特数字信号，其中，n是任意正整数，其中多个模数转换器被分成最高m-比特模数转换器和最低n-m-比特模数转换器，最高m比特模数转换由布置成列平行的比较器和时钟计数器来执行，该比较器具有一个输入像素输出信号的输入端，和输入数模转换器输出的参考信号的另一个输入端，参考信号从预定的初始值开始并按照时钟输入而改变，当像素输出信号和输入到比较器的参考信号的大小关系被颠倒时，比较器的输出信号改变，以便按照像素输出信号来计时钟数，并通过按照时钟数获得的数字值来获得像素输出信号的最高m比特模数转换值，对像素输出信号执行最低n-m比特模数转换，通过在比较器的输出信号改变的时刻到下一个时钟周期开始的时刻的期间内向每一列中提供的电容器中存储电荷，以便取出与像素输出信号的最低n-m比特相应的信号，通过由另外提供的最低n-m比特模数转换器对取样信号的电压执行模数转换，以便对像素输出信号按n比特执行模数转换。
14.按照权利要求13的固态成像装置，还包括比较器和时钟计数器，它们被布置成列平行，其中取样的最低n-m比特像素输出信号被输入到比较器的一个输入端，数模转换器输出的参考信号被输入到比较器的另一个输入端，参考信号从一个预定初始值开始并按照时钟输入而改变，和当最低n-m比特像素输出信号和输入到比较器的参考信号之间的大小关系被颠倒时，比较器的输出信号改变，以便按照最低n-m比特像素输出信号来计时钟数，并通过按照时钟数获得的数字值来对最低n-m比特像素输出信号执行模数转换。
15.按照权利要求13的固态成像装置，其中提供给电容器的电流量是任意改变的以便改变最低n-m比特模拟信号的电平。
16.按照权利要求13的固态成像装置，其中最高m比特模数转换器的工作时钟周期长于最低n-m比特模数转换器的工作时钟周期。
17.一种驱动固态成像装置的方法，该装置包括布置成矩阵的多个像素，选择像素的每一行的连续扫描装置，模数转换单元，该单元具有第一模数转换器，该第一模数转换器被连接到提供来自像素的像素信号的垂直信号线，和第二模数转换器，该方法包括以下步骤由第一模数转换器对垂直信号线的输出信号或者取样该输出信号获得的像素输出信号执行第一比特长模数转换；以及在第一模数转换完成后，从像素输出信号减去对应于第一比特长的模拟信号，然后由第二模数转换器执行第二比特长模数转换。
18.一种相机，包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；和模数转换单元，该单元具有第一模数转换器，该第一模数转换器被连接到提供来自像素的像素信号的垂直信号线，并对来自垂直信号线的输出信号或者通过采样该输出信号获得的像素输出信号执行第一比特长模数转换，第二模数转换器，当第一模数转换器完成转换操作后，从像素输出信号减去对应于第一比特长的模拟信号，然后执行第二比特长模数转换。
全文摘要
一种固态成像装置包括布置成矩阵的多个像素；选择像素的每一行的连续扫描装置；模数转换单元，该单元具有第一模数转换器，该第一模数转换器被连接到提供来自像素的像素信号的垂直信号线，并对来自垂直信号线的输出信号或者通过采样输出信号获得的像素输出信号执行第一比特长模数转换，第二模数转换器，当第一模数转换器完成转换操作时，从像素输出信号减去对应于第一比特长的模拟信号，然后执行第二比特长模数转换。
文档编号H04N5/335GK101079969SQ20071012889
公开日2007年11月28日 申请日期2007年3月6日 优先权日2006年3月6日
发明者佐藤弘树 申请人:索尼株式会社