专利名称：一种半导体集成电路的制作方法
技术领域：
本发明属于半导体领域，尤其涉及一种半导体集成电路结构的改 进；用于作为蓝牙通信系统的主要部件。
背景技术：
在蓝牙系统中，用于与作为另一端上的一方的器件进行相互通信 的控制由被称为链接控制器的功能电路来执行。在蓝牙通信中，为了 在主器件和从器件之间同步时钟和建立通信连接，在称为蓝牙时钟的
3.2kHz的时钟信号基础上，在是3.2kHz两倍的周期中交换分组数 据。
当建立相互通信连接时，每个链接控制器计算本身的蓝牙时钟和 在另一端的器件的蓝牙时钟之间的偏移量。在附属侧上的链接控制器 校正时钟偏移并进行通信控制。通过这种控制，在主机侧和附属侧上 的通信操作彼此同步进行。迄今为止，在蓝牙系统中，为了产生参考 时钟，在容易获得的振荡器当中， 一般使用具有相对高精度的石英振 荡器。然而，即使使用石英振荡器的振荡器也具有如下问题
由于振荡器本身的制造变化，安装板的寄生电容，与振荡器连接 在一起的电容元件的制造变化、温度改变、以及电源电压的波动等， 使振荡频率偏离所需要的值。
发明内容
本发明就是针对上述问题，提供一种可以减小芯片和模块的尺 寸，且在使用期间电子部件的特性改变的情况下，可以重写修正数据的半导体集成电路。
为实现上述目的，本发明采用如下技术方案，其特征在于，本发
明包括非易失存储器、基带处理电路、中央处理器CPU、寄存器、D/A 转换器及掩模ROM;中央处理器CPU用于对整个系统进行控制，D/A 转换器分别与选择的代码的较高位和较低位相连，所选择的代码的较 低位与寄存器相连，所选择的代码的较高位与非易失存储器相连；掩 模ROM作为外部器件，连接到外部端子Pl上，外部端子Pl与内部总 线相连。
本发明的有益效果
本发明在不增加外部端子和外部电路的数量的情况下，可以将修 正数据写入非易失存储器。这样，可以减小芯片和模块的尺寸；而且 在使用期间电子部件的特性改变的情况下，可以重写修正数据；由于 向非易失存储器中写用户程序的处理不再是必需的，因此，使得向非 易失存储器写入所需的时间縮短了，提高了批量生产率并降低了成 本。
-
图l是本发明的原理框图。
具体实施例方式
如图1所示，本发明包括非易失存储器、基带处理电路、中央处 理器CPU、寄存器、D/A转换器及掩模ROM;中央处理器CPU用于对 整个系统进行控制，D/A转换器分别与选择的代码的较高位和较低 位相连，所选择的代码的较低位与寄存器相连，所选择的代码的较高 位与非易失存储器相连；掩模ROM作为外部器件，连接到外部端子 Pl上，外部端子P1与内部总线相连。使用时，本发明的从器件上的蓝牙时钟可以准确地跟随主器件的 蓝牙时钟。通过利用寄存器改变从器件上的振荡频率的修正数据中的 某些较低位，可以提高通信质量。此外，由于使用环境的变化，而使 频率大幅波动的系统中，如果在系统操作期间可以精确地调整振荡频 率，就可以长时间保持通信质量。在器件特性随着时间改变的情况下， 通过改变寄存器的值，可以在不向非易失存储器中重写修正数据的情 况下将振荡频率调整到所希望的值。
权利要求
1、一种半导体集成电路，其特征在于，包括非易失存储器、基带处理电路、中央处理器CPU、寄存器、D/A转换器及掩模ROM；中央处理器CPU用于对整个系统进行控制，D/A转换器分别与选择的代码的较高位和较低位相连，所选择的代码的较低位与寄存器相连，所选择的代码的较高位与非易失存储器相连；掩模ROM作为外部器件，连接到外部端子P1上，外部端子P1与内部总线相连。
全文摘要
一种半导体集成电路属于半导体领域，尤其涉及一种半导体集成电路结构的改进；用于作为蓝牙通信系统的主要部件。本发明就是提供一种可以减小芯片和模块的尺寸，且在使用期间电子部件的特性改变的情况下，可以重写修正数据的半导体集成电路。其特征在于，本发明包括非易失存储器、基带处理电路、中央处理器CPU、寄存器、D/A转换器及掩模ROM；中央处理器CPU用于对整个系统进行控制，D/A转换器分别与选择的代码的较高位和较低位相连，所选择的代码的较低位与寄存器相连，所选择的代码的较高位与非易失存储器相连；掩模ROM作为外部器件，连接到外部端子P1上，外部端子P1与内部总线相连。
文档编号H04L7/00GK101635620SQ20081011689
公开日2010年1月27日 申请日期2008年7月21日 优先权日2008年7月21日
发明者孙秀云 申请人:孙秀云