专利名称：固体摄像装置的制作方法
技术领域：
本发明涉及固体摄像装置。
背景技术：
作为半导体摄像装置之一，有CMOS (complementary metal-oxide semiconductor)图像传感器(专利文献1)。CMOS图像传感器的像素布局包括像素区域、和 设在像素区域的外侧、用来规定暗时的信号的黑基准区域。在像素区域与黑基准区域之间，为了防止从像素区域向黑基准区域的漏光，一般 进行设置像素伪(dummy)区域的处理。进而，在黑基准区域及像素伪区域之上设有Al膜等 的遮光膜。但是，在以往技术中，不能充分地抑制向黑基准区域的漏光，还不能说已实现了向 黑基准区域的漏光的减轻。
发明内容
本发明是鉴于上述问题而提出的，目的在于提供一种能够减少向黑基准区域的漏 光并避免黑基准电路的误动作的固体摄像装置。本发明的实施方式的固体摄像装置，其特征在于，包括像素区域，用于像素的生成；黑基准区域，设在上述像素区域的外侧；以及伪区域，设在上述黑基准区域与上述像素区域之间，包括用来将从上述像素区域 侵入到上述黑区域内的光遮光的遮光图案。发明效果根据本发明，能够减少向黑基准区域的漏光以及避免黑基准电路的误动作。
图1是表示CMOS图像传感器的布局的俯视图。图2是表示第1实施例的CMOS图像传感器的俯视图。图3是沿着图2的3-3线的剖视图。图4是用来说明实施例的效果的俯视图。图5是表示有关第1实施例的CMOS图像传感器的制造方法的剖视图。图6是表示接着图5的有关第1实施例的CMOS图像传感器的制造方法的剖视图。图7是表示接着图6的有关第1实施例的CMOS图像传感器的制造方法的剖视图。
图8是表示接着图7的有关第1实施例的CMOS图像传感器的制造方法的剖视图。图9是表示接着图8的有关第1实施例的CMOS图像传感器的制造方法的剖视图。图10是表示接着图9的有关第1实施例的CMOS图像传感器的制造方法的剖视图。图11是表示第2实施例的CMOS图像传感器的俯视图。图12是沿着图11的12-12线的剖视图。图13是表示有关第2实施例的CMOS图像传感器的制造方法的剖视图。图14是表示接着图13的有关第2实施例的CMOS图像传感器的制造方法的剖视 图。图15是表示接着图14的有关第2实施例的CMOS图像传感器的制造方法的剖视 图。图16是表示接着图15的有关第2实施例的CMOS图像传感器的制造方法的剖视 图。图17是表示接着图15的有关第2实施例的CMOS图像传感器的制造方法的剖视 图。图18是表示接着图17的有关第2实施例的CMOS图像传感器的制造方法的剖视 图。图19是表示第1及第2实施例、以及比较例的黑基准电路的输出的Y地址的依存 性的图。图20是表示第3实施例的CMOS图像传感器的俯视图。图21是表示第4实施例的CMOS图像传感器的俯视图。图22是沿着图21的22-22线的剖视图。
具体实施例方式以下，参照
各种实施方式。大体上，根据一实施方式，固体摄像装置包括在像素的生成中使用的像素区域、 设在上述像素区域的外侧的黑基准区域、和设在上述黑基准区域与上述像素区域之间、用 来将从上述像素区域向上述黑区域内侵入的光遮光的遮光图案。(第1实施例)图1是表示CMOS图像传感器的布局(像素布局)的俯视图。如图1所示，像素布局具备像素区域100P、设在像素区域100P的外侧、用来规定暗 时的信号的黑基准区域100B、和设在像素区域100P与黑基准区域100B之间、用来防止从像 素区域100P向黑基准区域100B的漏光的像素伪区域(以下简称作伪区域)100D。这些区 域100P、100B、100D的外侧是逻辑区域100L。在黑基准区域100B及伪区域100D之上设有 未图示的Al膜等的遮光膜。在这样的以往的CMOS图像传感器中，研究了不能充分抑制向黑基准区域的漏光 的理由，表明不能将相对于黑基准区域从横向侵入的光(从横向的漏光)截断。以下，对考虑到上述原因而进行的实施例的CMOS图像传感器进行说明。图2是表示本实施例的CMOS图像传感器的俯视图，图3是沿着图2的3_3线的剖 视图。另外，图3所示的滤色器120、微透镜121在图2中没有表示。
本实施例的CMOS图像传感器具备在像素的生成中使用的像素区域、设在像素区 域的外侧的黑基准区域、和设在黑基准区域与像素区域之间、包括用来将从像素区域侵入 到黑区域内的光遮光的遮光图案的伪区域。黑基准区域是为了得到作为信号电平(level) 的基准信号的信号(黑基准信号)而将光截断了的区域。因而，在黑基准区域及伪区域之 上，与以往同样，设有作为遮光图案的遮光膜119。根据本实施例，相对于伪区域及黑基准区域从上方侵入的光与以往同样，被遮光 膜119截断。进而，根据本实施例，如图4所示，从像素区域对黑基准区域从横向侵入的光10被 伪Cu插塞(plug)113A (第1插塞)、伪栅极103A (第1栅极)、伪W插塞108A (第2插塞)、 伪Cu配线110A(由金属或金属硅化物形成的配线)、伪Cu配线114A、伪区域上的遮光膜 119A充分地截断。因而，根据本实施例，能够实现向黑基准区域的漏光的减少。特别是，在本实施例 中，由于将伪Cu插塞113A以之字形地(” fT ^ ” )交替地配置在伪区域上以使得不产生 间隙，以使光10不会穿透，所以能够有效地抑制从横向的漏光。另外，在图4中，从横向侵入的光10从右向左水平地传输，但在倾斜地传输的情况 下，也能够与以往相比抑制向黑基准区域的漏光。在以往结构中没有的伪W插塞108A没有在伪区域上交替地配置以使得不产生间 隙。但是，如图4所示，通过伪W插塞108A、像素区域的W插塞108 (第3插塞)和黑基准区 域的W插塞108(第4插塞)整体而将从横向的漏光截断。通过这样精心设计插塞的配置， 也能够实现向黑基准区域的漏光的减少。并且，通过实现向黑基准区域的漏光的减少，能够抑制与黑基准区域相连的电路 (以下称作黑基准电路)的输出变动。由此，能够避免黑基准电路的误动作。输出变动的具 体例(图19)在第2实施例之后表示。图5 图10是表示有关本发明第1实施例的CMOS图像传感器的制造方法的剖视 图。(图5)在硅基板101上，通过STI (Shallow Trench Isolation 浅沟隔离)工艺 (process)形成元件分离区域102，接着，通过周知的方法，形成像素区域内的栅极(栅极绝 缘膜、栅极电极)103 (第2栅极)、黑基准区域内的栅极(栅极绝缘膜、栅极电极)103 (第3 栅极)、光电二极管N区域104、光电二极管P区域105、源极/漏极扩散层106，进而，在伪 区域内形成有伪栅极(伪栅极绝缘膜、伪栅极电极)103A。另外，在图中，将栅极绝缘膜和其 上的栅极电极一起用一个栅极103表示。伪栅极103A也是同样的。像素区域内的栅极103、黑基准区域内的栅极103及伪区域内的伪栅极103A通过 相同的工艺同时形成。因而，像素区域内的栅极103及黑基准区域内的栅极103由与伪栅 极103A相同的材料形成。(图 6)将作为第1层间绝缘膜107的第1绝缘膜堆积，通过将该第1绝缘膜用 CMP (Chemical Mechanical Planarization 化学机械平坦化)法平坦化,形成第1层间绝 缘膜107。另外，在图6中，为了简单，将与图6的说明无关的101等的参照标号省略(在以下的图中也将与相应图的说明无关的参照标号省略)。接着，使用光刻法及蚀刻法在第1层间绝缘膜107内形成第1接触孔(未图示)。 在整个面上堆积未图示的第1金属(这里是钨(W))，以将该第1接触孔填埋。然后，通过将第1接触孔外的第1金属用CMP法除去、并且使表面平坦化，分别在 像素区域内形成W插塞108、在黑基准区域内形成W插塞108、在伪区域内形成伪W插塞 108A。W插塞108形成在像素区域及黑基准区域内，伪W插塞108A形成在伪区域内。伪 W插塞108A与伪栅极103A连接，在伪W插塞108A与伪栅极103A之间没有间隙。(图 7)堆积第2层间绝缘膜109，使用光刻法及蚀刻法在第2层间绝缘膜109内形成第1 配线槽(未图示)。在整个面上堆积未图示的第2金属(这里是铜(Cu))，以将该第1配线
槽填埋。接着，通过将第1配线槽外的第2金属用CMP法除去、并且使表面平坦化，形成Cu 配线110及伪Cu配线110A。Cu配线110形成在像素区域及黑基准区域内，伪Cu配线IlOA 形成在伪区域内。接着，为了防止作为这些110U10A的材料的Cu的氧化及扩散，在整个面上堆积 遮盖(cap)膜(例如氮化硅膜)111。该图7的工序是周知的Cu配线的单镶嵌(single damascene)工序。(图 8)堆积第3层间绝缘膜112，使用光刻法及蚀刻法在第3层间绝缘膜112内形成第2 接触孔(未图示)。接着，使用光刻法及蚀刻法在第3层间绝缘膜112内形成第2配线槽 (未图示)。接着，在整个面上堆积未图示的第3金属(这里是Cu)，以将该第2接触孔及第2 配线槽填埋。通过将第2配线槽外的第3金属用CMP法除去、并且使表面平坦化，在伪区域 内有选择地形成伪Cu插塞113A及伪Cu配线114A。接着，为了防止作为这些113A、114A的材料的Cu的氧化及扩散，在整个面上堆积 遮盖膜(例如氮化硅膜)115。该图8的工序是周知的Cu配线的双镶嵌(dual damascene)工序。在本实施例的情况下，第一层的插塞108A(W插塞)与第二层的插塞113A(Cu插 塞)由不同的材料形成，但两者的材料也可以相同。(图 9)在整个面上依次堆积第1钝化膜(例如氧化硅膜)116、第2钝化膜(例如氮化硅 膜)117，然后，使用光刻法及蚀刻法加工钝化膜117、116，形成第3接触孔118。第3接触孔 118形成在伪区域内。(图 10)将作为遮光膜119的Al膜在整个面上堆积，然后，使用光刻法及蚀刻法加工Al 膜，在黑基准区域及伪区域内形成具有规定的形状的遮光膜119。另外，119A表示遮光膜 119中的伪区域上的遮光膜。遮光膜119具有能够对黑基准区域及伪区域截断来自上方的 光的图案。
然后，经过在像素区域内形成滤色器、微透镜的工序等的周知的工序，图3所示的 CMOS图像传感器完成。(第2实施例)图11是表示第2实施例的CMOS图像传感器的俯视图。图12是沿着图11的12_12 线的剖视图。另外，对于与已述的图对应的部分赋予与已述的图相同的标号，省略详细的说 明。本实施例与第1实施例不同的点是省去了伪区域上的伪栅极(图3的103A)及伪 W插塞(图3的108A)。在本实施例中，也与第1实施例同样，来自横向的光10被配置在伪区域上的伪Cu 插塞113A、伪Cu配线110A、伪Cu配线114、伪区域上的遮光膜119A充分地截断，与第1实 施例同样，能够得到向黑基准区域的漏光的减少的效果以及黑基准电路的误动作避免的效^ ο图13 图18是表示有关第2实施例的CMOS图像传感器的制造方法的剖视图。(图 13)在硅基板101上形成元件分离区域102，接着，形成栅极103、光电二极管N区域 104、光电二极管P区域105、源极/漏极扩散层106。(图 14)形成第1层间绝缘膜107，在第1层间绝缘膜107上形成W插塞108。(图15)形成第2层间绝缘膜109，使用单镶嵌工序，在第2层间绝缘膜109上形成Cu配线 110及伪Cu配线110A。为了防止作为这些110、110A的材料的Cu的氧化及扩散，将遮盖膜 (例如氮化硅膜)111堆积在整个面上。(图 16)形成第3层间绝缘膜112，使用双镶嵌工序，在伪区域的第3层间绝缘膜112上形 成伪Cu插塞113A及伪Cu配线114A。然后，为了防止作为这些113A、114A的材料的Cu的 氧化及扩散，在整个面上堆积遮盖膜(例如氮化硅膜)115。(图17)在整个面上依次堆积第1钝化膜(例如氧化硅膜)116、第2钝化膜(例如氮化硅 膜)117，然后，使用光刻法及蚀刻法加工钝化膜116、117，形成第3接触孔118。(图 18)形成具有能够对黑基准区域及伪区域截断来自上方的光的图案的遮光膜119。然后，经过在像素区域内形成滤色器、微透镜的工序等的周知的工序，图12所示 的CMOS图像传感器完成。图19是表示第1实施例(#1)、第2实施例(#2)、以及比较例(#3)的黑基准电路的 输出的Y地址(图2的横向的位置)的依存性的图。比较例(#3)是在伪区域内没有伪插 塞及伪配线的以往结构。此外，使用了如果输出的值超过64则发生误动作的黑基准电路。 纵轴的 HOB 是 Horizontal Optical Black 的缩写。由图19可知，在第1及第2实施例(#1、#2)的情况下，输出变动被充分地抑制，不 论是哪个Y地址，输出值都不超过64。另一方面，在比较例(#3)的情况下，可知输出变动较大，有输出值超过64的Y地址。以上的结果意味着在比较例中不能避免黑基准电路的误动 作，而在本实施例中能够避免黑基准电路的误动作。(第3实施方式)图20是表示第3实施例的CMOS图像传感器的俯视图。沿着图20的3_3线的剖 视图与第1实施例的图3是相同的。本实施例与第1实施例不同的点是伪Cu插塞113A的形状。第1实施例的伪Cu 插塞113A的立体形状是柱状，而本实施例的伪Cu插塞113A的立体形状是板状(壁状)。 第1实施例的伪Cu插塞113A的平面形状是正方形，而本实施例的伪Cu插塞113A的平面 形状是长方形。为了形成本实施例的伪Cu插塞113A，通过第1实施例的图8的工序，在第3层间 绝缘膜112内形成柱状的第2接触孔。然后，与第1实施例同样，进行Cu(第3金属)的堆 积、和表面的平坦化。通过使用本实施例的板状的伪Cu插塞113A，能够将从像素区域对黑基准区域从 横向侵入的光更有效地截断。(第4实施方式)图21是表示第4实施例的CMOS图像传感器的俯视图，图22是沿着图21的22_22 线的剖视图。本实施例与第3实施例的不同点是，一个柱状的伪Cu插塞113A在伪W插塞108A 的正上方与伪Cu配线IlOA连接。在第3实施例中，两个柱状的伪Cu插塞113A在伪W插 塞108A的两侧与伪Cu配线IlOA连接。为了形成本实施例的伪Cu插塞113A，通过第1实施例的图8的工序，在伪W插塞 108A的正上方的第3层间绝缘膜112内形成一个柱状的第2接触孔。然后，与第1实施例 同样，进行Cu (第3金属)的堆积、和表面的平坦化(CMP)。根据本实施例，与第3实施例相比减少了伪Cu插塞113A的数量，所以能够实现成 本的削减。另外，本发明并不限定于上述实施方式。例如，形成在伪区域内的遮光体图案103A、108A、110A、113A、114A、118、119A的材 料并不限定于金属(例如W、Cu、Al)，只要是能够将从像素区域侵入到黑区域内的光遮光的 材料就可以。例如，可以使用硅化钨(Tungsten silicide)等的金属硅化物。此外，以CMOS图像传感器为例进行了说明，但本发明在CXD(charge-coupled device 电荷耦合器件)图像传感器等的其他固定摄像装置中也能够采用。已经叙述了一些实施方式，但这些实施方式只是例示，并不限定本发明的范围。事 实上，这里说明的新的实施方式可以通过各种形式来实现，而且，在不脱离本发明的主旨的 范围内能够对实施方式的形式进行各种省略、替代和改变。权利要求书及其等同方式涵盖 了在本发明的主旨和技术范围内的这些形式和变更。
权利要求
1.一种固体摄像装置，其特征在于，包括像素区域，用于像素的生成；黑基准区域，设在上述像素区域的外侧；以及伪区域，设在上述黑基准区域与上述像素区域之间，包括用来将从上述像素区域侵入 到上述黑区域内的光遮光的遮光图案。
2.如权利要求1所述的固体摄像装置，其特征在于，上述遮光图案含有由金属或金属 硅化物形成的多个第1插塞。
3.如权利要求2所述的固体摄像装置，其特征在于，上述多个第1插塞不产生间隔地交 错地配置，以使上述光不会穿透。
4.如权利要求2所述的固体摄像装置，其特征在于，上述多个第1插塞包括配置为使 得上述光不会穿透、由金属或金属硅化物形成、具有板状的形状的插塞。
5.如权利要求4所述的固体摄像装置，其特征在于，上述遮光图案包括配置在上述多 个第1插塞的下方、由金属或金属硅化物形成的第1栅极。
6.如权利要求1所述的固体摄像装置，其特征在于，上述遮光图案还包括第1栅极，配置在上述多个第1插塞的下方，由金属或金属硅化物形成；配线，配置在上述第1栅极的上方，与上述多个第1插塞连接，由金属或金属硅化物形 成；以及第2插塞，设在上述配线与上述第1栅极之间，将上述配线与上述第1栅极连接。
7.如权利要求6所述的固体摄像装置，其特征在于，上述多个第1插塞包括配置为使得 上述光不会穿透、由金属或金属硅化物形成、具有板状的形状的两个插塞，上述两个具有板 状形状的插塞在上述配线上配置在对应于上述第2插塞的两侧的位置。
8.如权利要求6所述的固体摄像装置，其特征在于，上述多个第1插塞包括配置为使得 上述光不会穿透、由金属或金属硅化物形成、具有板状的形状的插塞，上述具有板状形状的 插塞在上述配线上配置在对应于上述第2插塞的正上方的位置。
9.如权利要求4所述的固体摄像装置，其特征在于，还包括设在上述像素区域内的第2 栅极、以及设在上述黑基准区域内的第3栅极，上述第2栅极及第3栅极由与上述第1栅极 相同的材料形成。
10.如权利要求2所述的固体摄像装置，其特征在于，还包括设在上述像素区域内的第 3插塞、以及设在上述黑基准区域内的第4插塞，上述第3插塞及第4插塞由与上述第2插 塞相同的材料形成，并且上述第2插塞由与上述第1插塞不同的材料形成。
11.如权利要求1所述的固体摄像装置，其特征在于，还包括设在上述黑基准区域及伪 区域之上的遮光图案。
12.如权利要求1所述的固体摄像装置，其特征在于，上述像素区域包括CMOS器件或 CCD即电荷耦合器件。
全文摘要
本发明提供一种固体摄像装置。根据本发明的一技术方案，公开了一种固体摄像装置。上述固体摄像装置包括像素区域，用于像素的生成；黑基准区域，设在上述像素区域的外侧；伪区域，设在上述黑基准区域与上述像素区域之间，包括用来将从上述像素区域侵入到上述黑区域内的光遮光的遮光图案。
文档编号H04N5/335GK102136485SQ201010591698
公开日2011年7月27日 申请日期2010年12月16日 优先权日2009年12月18日
发明者小池英敏 申请人:株式会社东芝