专利名称：采用磁记录介质的视频设备的信号记录装置的制作方法
技术领域：
本发明涉及采用磁记录介质的视频设备的信号记录装置，特别涉及采用磁记录介质的改进的视频设备，该改进的视频设备能够在诸如磁带之类的磁记录介质上记录数字视频信号期间产生用于自动跟踪和在磁记录磁迹上准确定位记录/重放磁头的领示音(Pi1ot tone)。
通常，用于在磁记录介质上记录数字信息的电路将来自一信号源的视频或音频信号转换成标准化数字格式。该转换过程包括进行纠错和编码，并使用记录单元和编码单元将该信号处理成记录信号格式。
如上所述，当在一磁记录介质上记录数字信息(数字音频或视频数据)时，通常采用一磁迹跟踪电路作为记录装置。
磁迹跟踪电路采用将磁迹中的数据信号和伺服信号系统完全分开的时分复用方法，和用于在不同频率范围分开记录数据和诸如领示跟踪音之类的伺服位置信息的频分方法。
图1示出一幅画面在磁带上的磁迹排列。根据频分复用方法将一数字信号记录在磁迹上。具体地说，在磁头从每条磁迹的下部到上部在磁带的磁迹上以一角度运行时，输入数据被记录在磁迹F0、F1、F2、F0、F1、…上，如图1进一步所示，一幅画面由10条磁迹组成。
现在描述磁头对记录数据的读取。
假设第(2n)条磁迹上的领示音频率表示为＂f1＂，第(2n+1)条磁迹的领示音频率表示为＂f2＂，＂f2＂与＂f1＂不同。可用低通滤波器分开f1和f2。因此，可从伺服位置信息f1和f2的大小准确地跟踪该磁迹。就是说，当磁头偏离其对应的磁迹时，由于一个频率分量的量增加，而另一频率分量的量降低，可通过计算相邻磁迹之间领示音幅值的差值检测磁头位置的移动量。
为准确地定位磁头，在领示音频率附近应降低编码的数据比特流的能谱，并且应对该数据编码。
参考图1，根据频率特性将磁带的每条磁迹分成F0、F1、F2。在磁迹F0中，频率f0和f1中不存在领示音。在磁迹F1中，频率f1中不存在领示音，和在磁迹F2中，频率f2中不存在领示音。
如图2中更详细示出的，F0磁迹的频率有一凹口，以使f1和f2的频率的能量比正常能级低9dB。领示音应低16dB和19dB之间的范围。
这些领示音被称为跟踪信号以便准确地读取记录数据的位置，并与诸如视频和音频数据之类的其它数字信息一起记录在磁记录介质上。
根据国际标准参考(international standard reference)记录领示音和数字信息。具体地说，如图1所示，一条磁迹由例如一个ITI(插入和磁迹信息)、一视频数据、一音频数据、和一子码这四个扇区组成。由于这四个扇区之间存在一间隙，其上记录的数据不会与另一区的数据重叠。另外，一预定磁迹中的数据被加入一纠错码，然后被扰频并按24比特分成多个比特。每隔24比特在其前面加入一比特用于编码，总记录比约为42Mbps。
这种方式被称为24-25调制。全部25比特被称为一个码字，把根据下面两个限定条件选择的码字记录在磁带上条件1(优先权1)连续的＂0＂或＂1＂比特的＂行程＂应小于10。如果因加入一比特(＂0＂或＂1＂)而使最大行程(比特数量)变得大于9，则选择一附加的一比特以缩短该码字的最大比特行程。
条件2(优先权2)当该已调制序列满足上面的条件1(优先权1)时，选择一比特以使已调制序列的频率特性接近图2所示的每条磁迹的频率特性。
图3示出用于在记录和编码处理期间通过对来自输入比特流的每24比特的首位附加一比特来产生领示音的常规电路。通过增加这一比特，将跟踪领示音包括在数据中。
该领示信号作为视频磁头在磁迹上运行以重放或播放磁带上记录的信息时的控制信号。就是说，它能够通过控制加入的比特为＂0＂或＂1＂定期改变具有预定长度的输入数据中包含的＂0＂或＂1＂比特数量的数字总和值，并能产生具有上述两种领示音信号频率f1和f2的信号。通过在每条磁迹改变领示音信号形成图1的三条磁迹F0、F1、F2。图2中示出每条磁迹的频谱。
图3的以领示音记录数据的电路包括一个用于附加一比特信号以获得(n+1)比特信息的附加部分，一个用于产生一码字的2T预编码器，和一个用于产生控制信号的预定部分。
如图3进一步所示的，该常规信号记录装置包括一个用于将8比特并行输入数据转换成24比特串行数据流的并/串行转换器301。一信号附加模块302接收并/串行转换器301的输出并设定一比特为＂0＂。一信号附加单元303接收并/串行转换器301的输出并设定一比特为＂1＂。一2T预编码器304接收信号附加单元302的输出并产生25比特的码字。一2T预编码器305接收信号附加单元303的输出并输出25比特的码字。控制信号发生器306接收预编码器304和305的输出，并检测每个比特流(一25比特的码字)的频率特性，和产生控制信号，以便在两个比特流中选择最接近该磁迹频率特性的比特流记录。
如图3进一步所示，一个Tmax检测器307检测信号附加单元304的比特长度的上限值(例如，10)。Tmax检测器307还将该信号提供给控制信号发生器306。另一个Tmax检测器308检测信号附加单元305的比特长度的上限值并对其响应向控制信号发生器306输出该检测值。确定模块309接收控制信号发生器306的输出和以及Tmax检测器307和308的输出，并选择及控制要记录的码字。接收记录信号确定单元309的控制输出的磁头/开关单元310根据记录信号确定单元309的控制输出选择2T预编码器304的一个码字和2T预编码器305的一个码字。然后记录这些码字。
在这种常规信号记录单元中，限定比特行程(连续的＂0＂或＂1＂的数量)低于9。在该条件下，一个具有＂a？2＂条件的＂AT＂-预编码器比＂1T＂预编码器好，并且当选择＂n＂(输入单元的比特数量)？10时，可改善效率。
图3的电路是记录n-比特信息的硬件，对于每个模块的信号记录操作进行如下。
8比特的并行视频数据输入到并/串行转换器301。并/串行转换器301又将三组输入的8比特并行数据转换成24比特串行数据的比特流，24比特的转换数据被输入到＂0＂信号附加单元302和＂1＂信号附加单元303。
＂0＂信号附加单元302以前面描述的24-25调制在输入的24比特流的每24比特的首位附加＂0＂这一比特。另外，＂1＂信号附加单元303以24-25调制在输入的24比特流的每24比特的首位附加＂1＂这一比特。
通过上述处理，由信号附加单元302和303获得一25比特的通道字。
25比特的通道字分别被输入到2T预编码器304和305，2T预编码器304和305又将该25比特的通道字转换成25比特的码字。图4示出预编码器304和305之一的结构。
预编码器包括一个＂异或＂门(XOR)401和两个寄存器R1402和R2403。将通道字数据和具有被一输入信号的时钟周期T延迟的预定特性的R1寄存器402的值输入到＂异或＂门401以产生输出数据。该输出提供给R2寄存器403，以将其输入到＂异或＂门401。
当将两个被附加＂0＂或＂1＂的25比特通道字转换成一码字时，应将寄存器R1和R2中存储的R值，X1和X2分别分配给2T预编码器的寄存器值，2T预编码器输出从前面的码字中记录/选择的码字。因此，同步后保持了码字之间的相互关系，以使其能恢复成原始信号。
为上述原因使用两个寄存器402和403，每个输出被输入到2T预编码，并将来自另一个预编码器的输出输入到寄存器402和403。
图5示出图4的2T预编码器的输入/输出关系的实施例。
由2T预编码器转换成码字的数据被以如图3所示的顺序输入到控制信号发生器306、Tmax检测器307和308、以及延迟单元312和313。延迟单元存储该码字直到由控制信号发生器产生一控制信号。控制信号发生器306检测25比特的输入码字比特的频率特性。与此响应，控制信号发生器306产生一控制信号，以便可从两个码字中选择最接近磁迹频率特性的码字记录。
Tmax检测器307和308检测码字的比特行程。当码字的比特行程超过10时，一检测信号(即控制信号)被输入到控制信号发生器306。例如，如果假设由Tmax检测器307产生控制信号，Tmax检测器307的控制信号优先输入到记录信号确定单元309以影响其控制信号，但不影响控制信号发生器306的控制信号。
由于上述情况，记录信号确定单元309输出一控制信号以便选择一个具有较短比特行程的码字，磁头/开关单元310选择2T预编码器305的码字并将其记录在磁带311上。实际上，选择并记录延迟单元313中存储的2T预编码器305的码字。
另一个Tmax检测器308具有与如上所述相同的操作。即，当Tmax检测器308检测到比特行程比10长时，记录信号确定单元309阻断控制信号发生器306的控制信号并选择延迟单元312的码字，延迟单元312存储2T预编码器304的输出并将其记录在磁带上。
图6示出接收从2T预编码器之一输入的码字数据的控制信号发生器306的一个实例。由加法器601和存储器602积分码字数据。由所希望的DSVf1626和减法器603减去得到的积分值，并通过方波形成单元604输入到求和单元605。
乘法器606将从2T预编码器之一输入的码字数据与正弦波信号sinw2相乘，然后对其进行带通滤波。由加法器607和存储器608积分该结果。该积分值经方波形成单元609输入到求和单元605。
乘法器610将从2T预编码器之一输入的码字数据与余弦信号cosw2相乘，然后对其进行带通滤波。由加法器611和存储器612积分该结果。该积分结果经乘法器612输入到求和单元605。
由加法器614和存储器615积分从另一个2T预编码器输入的码字数据，并由所希望的DSVf1626和减法器616减去得到的积分值。
乘法器619将从另一个2T预编码器输入的码字数据与正弦波信号sinw2相乘，然后对其进行带通滤波。由加法器620和存储器621积分该结果，并将该结果经方波形成单元617输入到求和单元618。
乘法器619还将从另一个2T预编码器输入的码字数据与正弦波信号sinw2相乘，然后对其进行带通滤波。由加法器620和存储器621积分该结果，并将该结果经乘法器622输入到求和单元618。
乘法器623还将从另一个2T预编码器输入的码字数据与余弦波信号cosw2相乘，并对其进行带通滤波。由加法器624和存储器625积分该结果，并将该结果经乘法器626输入到求和单元618。
比较单元627输出一控制信号CS，以输出两个求和单元605和618的输出中的最低值。控制信号CS用于每隔25比特设定2T预编码器的两个寄存器值和控制信号发生器的积分单元的值。这样，在频率f1产生领示音，并在频率f2和一DC频率形成该凹口。
图7示出常规控制信号发生器306另一实施例的电路图，该电路使用一滤波电路并采用方波产生一领示音作为领示音。
该电路具有用于处理从图3的2T预编码器之一输入的信号的预定元件。该电路包括一个用于将输入码字与方波f1 702相减的减法器701。还包括用于将减法器701的输出与正弦波sinw1相乘的乘法器703。一个用于将减法器701的输出与余弦波cosw1相乘的附加乘法器704。以及一个用于将减法器701的输出与正弦波sinw2相乘的乘法器705。
乘法器706将减法器701的输出与余弦波cosw2相乘，积分单元707积分减法器701的输出。另外，积分单元708至711分别积分乘法器703至706的输出，方波形成单元712至716使积分单元的输出形成方波。求和单元717对乘法器的输出求和并输出一控制信号。
控制信号发生器使用方波信号产生一领示音作为领示音。在从控制信号发生器输入该码字之前同样使用减法器701减去该参考值，并使用大小为＂A＂的领示音作为一领示音。将经过2T预编码器的码字值减去方波信号的参考值并输入到DC通过模块707和712，f1产生时钟703、704、708、709、713，和714，f2产生时钟705、706、710、715、和716并由每个时钟处理。然后由求和单元717记录功率。
如图3至7所示的常规数字信息记录装置在实时记录数据中有缺陷。即，由于在选择将要记录数据的处理期间延时较长，很难实时处理数据。为进行实时处理，需要四个线路模块，使电路变得复杂。
另外，在一新码字输入到2T预编码器前应该用准确值设定2T预编码器的寄存器，该设定值是根据前一个码字产生的控制信号CS确定的。
前一个码字的最后一比特应在23毫微秒内通过，以使25比特的码字的第一位输入到2T预编码器。然而，由于从2T预编码器的输出到控制时钟的输出的一个时钟时间(23毫微秒)内很难完成一个数据的计算，使用公用操作器很难达到这一速度。
在上述信号传送过程期间所涉及的最大延时路径是通过减法器、多路复用器、积分单元、乘法器、加法器、比较单元和类似单元。解决上述问题的一种有效方法是如图2至7所示将线路模块扩展到四个，以安排所有可能的情况，并在每个码字选择一更准确的线路模块。
然而，采用上述方法，增大了需要大量硬件的缺陷。
因此，本发明的一个目的是提供一种使用磁记录介质的视频设备的改进信号记录装置，它克服了常规视频设备的信号记录装置中遇到的问题。
本发明的另一个目的是提供一种使用磁记录介质的视频设备的信号记录装置，它能在计算被附加领示音的输出信号之后附加＂1＂或＂0＂时通过校正该输出信号更准确地计算将要记录在磁带上的信号。另外，假设在＂0＂或＂1＂总是被附加到该码字的情况下使用一个线路模块。
本发明的另一个目的是提供一种使用磁记录介质的视频设备的信号记录装置，它能在实时处理数据时将所需线路模块的数量从4减少到2。该处理使用从预编码器输出的比特数据的正常特性并共用方波形成模块。这种方波形成模块的共用在决定电路规模方面起着重要作用，将方波形成模块的数量减少到一，该方波形成模块也能用于误差信号计算。
本发明的另一个目的是提供一种使用磁记录介质的视频设备的信号记录装置，它能实时处理数字信息并实现更简单的电路结构。
本发明的再一个目的是提供一种使用磁记录介质的视频设备的信号记录装置，它能使用在主积分单元前的副积分单元产生一领示音。另外，通过一预定表进行参考方波形式的计算，从而简化了实时数据处理和电路结构。
为实现上述目的，根据本发明的一个方面，提供一种用于产生具有与一个或多个n比特信息字对应的频谱的数字跟踪信号的设备。该设备包括用于向每个n比特信息字附加预定值的一m比特数字字以产生(n+m)比特通道字的装置；一个aT预编码器，＂a＂是大于等于2的整数，＂T＂是与(n+m)比特通道字相关的比特周期，该预编码器用于对相应的(n+m)个通道字之一编码以产生一(n+m)码字；一个耦合到aT预编码器的控制信号发生器，用于确定与(n+m)码字相关的频谱是否具有所要求的码型，以便根据确定结果产生一控制信号；和一个耦合到aT预编码器的校正装置，用于修改(n+m)比特码字，以便响应该控制信号产生具有所要求频谱的跟踪信号。
为实现上述目的，根据本发明的另一个方面，提供一个用于产生具有与一个或多个n-比特信息字对应的频谱的数字跟踪信号的设备，该设备包括用于向一n-比特信息字附加第一值的m-比特数字字以产生一第一(n+m)-比特字的第一装置；用于向一n-比特信息字附加与第一值不同的第二值的m-比特数字字以产生一第二(n+m)-比特通道字的第二装置；一个耦合到第一附加装置的第一积分器，用于积分第一(n+m)-比特通道字以产生第一通道值；一个耦合到第二附加装置的第二积分器，用于积分第二(n+m)-比特通道字以产生第二通道值；一个选择器，用于响应一控制信号选择第一和第二通道值之间的一通道值；一个耦合到该选择器的第三积分器，用于连续积分一第一选择通道值，以便提供一第一功率值；一个耦合到该选择器的第四积分器，用于连续积分与第一选择通道值不同的第二选择通道值，以便提供一第二功率值；和一个控制器，用于根据第一和第二功率值产生所述控制信号。
从下文给出的详细描述和仅作为说明给出的附图将更全面地理解本发明，因此本发明不限于此，其中图1是常规信号记录装置一幅画面的磁迹排列示意图；图2A是常规信号记录装置的F0磁迹的频率特性曲线图；图2B是常规信号记录装置的F1磁迹的频率特性曲线图；图3是具有一Tmax检测器的常规记录单元的方框图；图4是图3的2T预编码器的详细方框图；图5是图4的2T预编码器的输入/输出值的表；图6是图3的控制信号发生器更详细的方框图；图7是常规控制信号发生器另一实施例更详细的方框图；图8是根据本发明第一实施例的信号记录装置的方框图；图9是根据本发明第一实施例的信号记录装置的详细方框图；图10是根据本发明第一实施例的奇数比特和偶数比特的准确度判断表；图11是根据本发明第二实施例的信号记录装置的方框图；图12是根据本发明第二实施例的信号记录装置的示意图；图13是根据本发明第二实施例的信号记录装置的详细示意图；和图14是根据本发明第二实施例用于校正一计算值的值的表。
图8示出根据本发明第一实施例使用磁记录介质的视频设备的信号记录装置。该信号记录装置包括一个用于将并行输入数据转换成串行数据的并行/串行转换器801，一个用于将并行/串行转换器801的输出的一个比特设定为＂0＂的信号附加单元802，和一个用于将信号附加单元802的输出转换成一码字的2T预编码器803。还设置一个用于通过接收2T预编码器803的输出检测每个比特流具有的频率特性的控制信号发生器804。与此响应，控制信号发生器804产生一控制信号以便在被选择的两个比特流中选择接近该磁迹频率特性的比特流。一预定数据记录在磁迹上。一校正/Tmax检测器805接收2T预编码器803的输出，并进行＂0＂附加码字和＂1＂附加码字的校正。该电路还检测比特行程，并根据比特行程检测向记录信号确定单元806输入控制信号。校正/Tmax检测器805还向磁头/开关单元807输入校正的码字。
还设置了用于接收控制信号发生器804的输出和校正/Tmax检测器805的输出并控制被记录码字的选择的记录信号确定模块806。另外，磁头/开关单元807接收记录信号确定单元806的控制，在校正/Tmax检测器805的码字中选择一个码字，然后记录在磁带808上。
本发明的第一实施例使用一个模块而不是如图3所示常规装置中分别设定＂0＂和＂1＂比特的两个模块。
假设附加码字＂0＂或＂1＂的情况下在计算被附加领示音的输出信号之后附加＂1＂时，校正该输出信号，并准确地计算将要记录在磁带上的信号。就是说，将信号＂0＂比特附加到从并/串行转换器801输出的24比特数据作为缺省，使用预编码器803的输出特性易于计算使用＂0＂附加码字的＂0＂附加字的功率和＂1＂附加字的功率。
现在详细说明从附加＂0＂检测＂1＂附加码字和计算两个码字的功率。
被＂0＂信号附加单元802附加＂0＂的25比特的通道字被输入到2T预编码器803并转换成一25比特的码字。预编码器的内部结构以如图4所示的相同方式由＂异或＂门和两个寄存器构成。从预编码器803向控制信号发生器804和校正/Tmax检测器805输出25比特的码字。在按输出比特的顺序将其分成偶数输出和奇数输出后计算预编码器803的输出。
当预编码器的输出被分成偶数输出和奇数输出时，可如下计算码字的第i个输出比特Yi和Yi+1表达式(1)偶数输出的计算yi＝(x0XORs0XOR，…，XORsi-2XORsi)表达式(2)奇数输出的计算yi+1＝(x1XORs1XOR，…，XORsi-1XORsi+1)表达式(1)表示当由2T预编码器803对第i个输入比特编码并从2T预编码器803输出时，相对于偶数输入比特到x0和第i个比特由XOR运算计算偶数输出值yi。
另外，表达式(2)表示当由2T预编码器803对第i个输入比特编码并从2T预编码器803输出时，相对于奇数输入比特到x1和第(i+1)个比特由XOR运算计算偶数输出值yi+1。因此，根据偶数输入比特和x0值确定偶数比特输出值，根据奇然输入比特和x1值确定奇数输出比特值。
在第一实施例中，在按顺序通过对＂n＂个比特的输入进行＂XOR＂运算计算的结果值和通过对＂n＂个比特中的一个比特倒相获得的结果值之间的＂XOR＂运算中存在一预定的倒相关系。然而，由于被2T预编码器803转换成码字的25比特码字的＂0＂附加码字与＂1＂附加码字的首位1比特相反，并且剩余比特是相同的24比特，可使用＂XOR＂运算的特性。
两个寄存器值x0和x1可被分为x0＝y23n-1，x24n-1两种情况。在此，一个码字被表示为从0至24比特，其偶数比特是0、2、4、…、24，奇数比特是1、3、5、…、23。另外，y23n-1被作为第(n+1)个码字最后的第23个比特值，x24n-1被作为第(n-1)个码字最后的第24个比特值。
根据上述计算在包括一同步的码字中，预编码器的寄存器值x0和x1总是设定为0。另外，不包括同步的第n个码字最后的两比特被设定为寄存器中的值。
因此，使用输出特性可从＂0＂附加码字准确地计算＂1＂附加码字。特别是，＂XOR＂运算的特性(按顺序通过对预定的＂n＂个比特的输入进行＂XOR＂运算获得的结果值和通过对＂n＂个比特中的一个倒相获得的结果值之间的预定关系)。因此，将码字分为偶数和奇数比特可计算该码字。
例如，当寄存器值x0和x1准确时，可准确计算＂0＂附加码字。另外，当码字包括同步时，偶数比特和奇数比特全部相反并输出。此外，当码字不包括同步时，由于仅有首位的比特s0倒相，偶数比特值被倒相并输出。然而，预编码器内的两个寄存器值x0和x1可被设定为准确值并计算，并可设定为不准确值并计算。
在本发明的第一实施例中，每隔30个码字将两个寄存器值x0和x1设定为准确值并包括一个同步码型。
根据下面四种情况(同样见图8)确定两个寄存器值是否是指准确值。
图10示出根据输出第(n-1)个码字后存储的两个寄存器值的准确性用于判断第n个＂0＂附加码字，以及＂1＂附加码字的偶数和奇数输出比特的准确性的表。如图10进一步所示，j23n-1、j24n-1表示用于判断第n个码字的奇数输出比特和偶数输出比特准确性的变量，并在选择第(n-1)个码字后确定。另外，如在此所示，由于＂0＂附加码字是由＂0＂信号附加单元802作为一缺省输入的，存在四个与＂0＂附加码字的值有关的初始值。
如图10所示，R1、R2表示与预编码器803的输出有关的奇数比特和偶数比特是准确的，/R1/R2表示从预编码器803输出的奇数比特和偶数比特是倒相值。R1，/R2表示奇数比特是准确的，偶数比特为倒相，/R1 R2表示奇数比特为倒相，偶数比特是准确的。
另外，图10的第一列表示第n个码字是同步还是非同步，是否处理了＂0＂附加码字。还确定是否处理了＂1＂附加码字。
参考图10的表，现在说明在同步码字的情况下奇数比特和偶数比特的准确性。
在＂0＂附加码字是包含同步的码字，并且j23n-1、j24n-1＝R1 R2的情况下，第n个＂0＂附加码字的奇数比特和偶数比特都是准确的。
在＂1＂附加码字是包括同步的码字，并且j23n-1、j24n-1＝/R1/R2的情况下，第n个＂1＂附加码字的奇数输出比特和偶数输出比特都是倒相的。
接下来，说明使用＂0＂附加码字计算被附加＂0＂和＂1＂的码字功率的方法。
当j23n-1、j24n-1＝/R1/R2时，在输出控制信号后第n个码字的功率计算和j23n-1、j24n-1值的计算期间，第n个码字的功率分为下面两种情况，然后根据是否出现第(n-1)码字的同步计算。
情况1在码字包含同步的情况下，准确地计算＂0＂附加码字的奇数比特计算值，和偶数比特计算值。另外，在＂1＂附加码字中，全部以倒相值，即负值计算奇数比特计算值，和偶数比特计算值。
当功率计算后选择＂0＂或＂1＂附加码时，即当CS＝0(1)，j23n-1、j24n-1＝R1R2(/R1/R2)时，附加码的值用于判断第(n+1)个码字的奇数和偶数比特的准确性。
情况2在该情况下，码字不包括同步。在＂0＂附加码字中，准确地计算奇数比特计算值，和偶数比特计算值，在＂1＂附加码字中，准确地计算奇数比特计算值，并且倒相偶数比特计算值。
当功率计算后选择＂0＂或＂1＂附加码字时，即当CS＝0(1)，j23n-1、j24n-1＝R1R2(/R1/R2)时，附加码的值用于判断第(n+1)个码字的奇数比特和偶数比特的准确性。
至此，如上所述，可易于使用用于视频设备磁记录介质的信号记录装置从＂0＂附加码字对＂1＂附加码字进行检测。另外，＂0＂附加码字的功率计算和＂1＂附加码字的功率计算也可用于检测＂1＂附加码字。
现在参考上面的描述，详细描述图8的记录和编码处理。
首先，并/串行转换器801输出24比特的数据流。信号附加单元802向数据流附加一假设为＂0＂的控制比特。于是由2T预编码器803将通道字转换成25比特的码字，然后将其分别输入到校正/Tmax检测器和控制信号发生器804。校正/Tmax检测器805存储预编码器803的输出，并将如图10所示的存储值校正到＂0＂附加码字和＂1＂附加码字，并检测比特行程。
如图9所示，校正/Tmax检测器805包括一个用于存储输入码字的缓冲器901，和用于校正缓冲器901中存储的码字的校正单元902。缓冲器903和904存储从校正单元902输出的码字，一＂0＂比特行程检测器905检测从校正单元902输出的码字的＂0＂比特行程。另外，一个＂1＂比特行程检测器906检测从校正单元902输出的码字的＂1＂比特行程。
从2T预编码器803输出25比特的码字并存储在缓冲器902中。然后由校正单元902将存储的值校正为准确的＂0＂附加码字和＂1＂附加码字。
＂0＂比特行程检测器905检测＂0＂附加码字的比特行程，并将控制信号输入到记录信号确定单元806。另外，＂1＂比特行程检测器906检测＂1＂附加码字的比特行程，并将控制信号输入到记录信号确定单元806。
缓冲器903和904在比特行程的检测期间存储从校正单元902输出的码字，并向磁头/开关单元807提供一输入。
如图8所示，控制信号发生器804通过从2T预编码器803输出的25比特的码字向记录信号确定单元806输入一控制信号。
图9示出控制信号发生器804的结构，包括一个用于存储输入的码字的缓冲器901和一个用于校正缓冲器901中存储的码字的校正单元902。缓冲器903和904存储校正单元902的输出码字，＂0＂比特行程检测器905检测校正单元902的输出码字的＂0＂比特行程。另外，＂1＂比特行程检测器906检测校正单元902的输出码字的＂1＂比特行程，积分单元907积分输入的码字。设置一寄存器908用于存储积分单元907的输出，乘法器910将输入的码字与正弦波信号sinw1相乘。另外，一积分单元911对乘法器910的输出积分。
寄存器912和913存储积分单元911的输出，而乘法器914将输入的码字与余弦波信号相乘。积分单元915对乘法器914的输出积分，寄存器916和917存储积分单元915的输出。
乘法器918将输入的码字与正弦波信号sinw2相乘，积分单元919对乘法器918的输出积分。寄存器920和921存储积分单元919的输出，乘法器922将输入的码字与余弦波信号cosw2相乘。设置积分单元923用于对乘法器922的输出积分，寄存器926和927存储积分单元923的输出。
多路复用器926和927多路复用寄存器的输出，加法器928将多路复用器的输出相加。另外，加法器929将从方波发生器930输出的参考方波加到加法器928的输出，加法器931将寄存器932的输出加到加法器929的输出。多路复用器933多路复用加法器931和寄存器932的输出并向寄存器932提供一输入。方波形成单元934使加法器931的输出形成方波，比较判断单元935接收方波形成单元934的输出并对其响应输出控制信号。然后将由2T预编码器803编码的码字输入到积分单元907和乘法器910、914、918和922。
再将奇数和偶数比特提供给积分单元907、911、915、919和923。具体地说，将25比特的码字分成13个奇数比特和12个偶数比特，然后积分。每隔25比特分别将积分结果存储在十个寄存器908、909、912、913、916、917、920、921、924、和925中。
同时，乘法器910将表的正弦值sinw1与输入的码字相乘。由积分单元911对该乘积积分。另外，乘法器914将表的余弦值cosw1与输入的码字相乘，并由积分单元915对该乘积积分。乘法器918将表的正弦值sinw2与输入的码字相乘，并由积分单元919对该乘积积分。乘法器922将表的余弦值cosw2与输入的码字相乘，由积分单元923对该乘积积分。
因此，通过为积分预先准备有关的正弦信号和余弦信号表，可减少耗时。
由积分单元907对输入的码字积分，并存储在寄存器908和909中。
多路复用器926选择寄存器908、912、916、920、和924中存储的偶数比特积分值，多路复用器927选择寄存器909、913、917、921、和925中存储的奇数比特积分值。由加法器928将多路复用器926和927选择的积分值相加，对奇数12个比特的积分值和偶数13个比特的积分值求和，于是获得25比特的总和值。
当加法器928将偶数和奇数比特相加时，使用偶数和奇数比特的准确判断信号将＂0＂附加码字和＂1＂附加码字的偶数和奇数比特相加。加法器928的总和输出被输入到加法器929，加法器929将参考方波发生器930的输出值和加法器928的输出值相加。此刻，预先对正弦函数、余弦函数、和25比特的单元计算方波信号。然后将其存储在发生器930作为参考方波表。
因此，计算参考方波发生器930中存储的＂0＂附加码字和＂1＂附加码字的功率并对其求和。当根据所选择的码字再次计算功率时，再次对它们求和。
在加法器931中，功率值R0-R4对应于五个线路，加法器931对直到(并包括)最后的码字积分并存储在寄存器932中，并将被附加＂0＂和＂1＂的码字的25比特的积分值(即加法器929的输出)相加。
多路复用器933选择寄存器R0的输出并将其提供给寄存器R4，从而根据时钟使五个寄存器值偏移，以使寄存器932的值不改变。
同时，由方波形成单元934将加法器931积分的值形成方波。另外，方波形成单元934的输出被输入到比较/判断单元935，并在计算＂0＂附加码字的功率时将比较/判断单元935相加五次。也可在计算＂1＂附加码字的功率时将其相加五次。使用相减或相加的结果值判断该规模。所得到的判断信号输入到记录信号确定单元806作为控制信号CS。
由控制信号发生器804以上述方法实现控制信号CS的产生。
参考图8，记录信号确定单元806使用从校正/Tmax检测器805输入的Tmax检测信号和从控制信号发生器804输入的控制信号CS确定记录哪个信号。电路806向磁头/开关单元807提供控制信号。此时，校正/Tmax检测器805的比特行程的检测结果具有优先权，而不是控制信号发生器804的功率计算结果。因此，记录信号确定单元806输出最后码字的选择信号，磁头/开关单元807根据该选择信号从校正/Tmax检测器805的缓冲器903的输出或缓冲器904的输出选择一码字。然后将该码字记录在磁带808上。
于是，根据该码字的选择信号选择＂0＂附加码字或＂1＂附加码字。另外，将图9的选择码字的功率值加到积分到刚好在该码字之前的功率值，并通过多路复用器933存储在五个寄存器932中。因此，由于可共用电路的共用而使电路规模减小。
另外，在计算下一个被输入的码字时使用寄存器932中存储的值。
在本发明的第一实施例中，假设总是附加＂0＂附加码字。因此，在计算被附加领示音的输出信号之后，当附加＂1＂时，校正该输出信号。另外，准确地计算将要记录在磁带上的信号以便在磁带上记录正确的码字。因此，可实时处理记录数据。此外，可共用电路元件，因而简化了视频系统的结构。
图11示出根据本发明第二实施例使用磁记录介质的视频设备的信号记录装置。
该实施例涉及使用2T预编码器的输出数据的规则，以解决延时问题并获得与四线路模块，即模块1-模块4相同的效果。
在此，线路模块包括一第一线路模块，即模块1，其中首先对(24+1)比特的通道字附加＂0＂。接下来，进行2T预编码，随后进行正弦波/余弦波乘法运算。然后进行积分，随后是方波形成运算。在第二线路模块，即模块2中，首先转换被附加＂1＂的(24+1)比特的通道字，然后进行2T预编码。接下来，进行正弦/余弦波信号的乘法运算，随后进行积分运算。最后，进行方波形成运算。第三线路模块，即模块3转换被附加＂0＂的(24+1)比特的通道字以便实时处理数据。接下来，进行2T预编码，随后进行正弦/余弦波信号的乘法运算。然后进行积分，随后是方波形成运算。在第四线路模块，即模块4中，首先转换被附加＂1＂的(24+1)比特的通道字，随后是2T预编码。接下来，进行正弦/余弦波信号的乘法运算，随后进行积分运算和方波形成运算。
根据本发明的第二实施例，设置用于将8比特的并行输入数据转换成24比特的串行数据流的并/串行转换器1101。信号附加单元1102接收并/串行转换器1101的输出并向数据流附加＂0＂这一比特。信号附加单元1103接收并/串行转换器1101的输出并附加＂1＂这一比特。接下来，2T预编码器1104接收信号附加单元1102的输出并产生25比特的码字。2T预编码器1105接收信号附加单元1103的输出并产生25比特的码字。控制信号发生器1106接收预编码器1104和1105的输出，当＂0＂附加假设不正确时，使用规则比特数据的特性表将对应的码字值校正为正确值。因此产生一控制信号以便在两个比特流中进行选择，所选比特流最接近被记录磁迹的频率特性。
校正/Tmax检测器1107检测信号附加单元1104的比特行程的上限值(例如，10)，并将该信号提供给控制信号发生器306，并校正输入的码字值。另一方面，校正/Tmax检测器1108检测信号附加单元1105的比特行程的上限值，并将该信号提供给控制信号发生器306，并校正输入的码字值。
记录信号确定单元1109接收控制信号发生器1106的输出和校正/Tmax检测器1107和1108的输出，并对其响应有选择地控制该码字。磁头/开关单元1110接收记录信号确定单元1109的控制输出，并选择校正/Tmax检测器1107的码字或校正/Tmax检测器1108的码字。该结果记录在磁带1111上。
现在说明本发明的信号记录单元的操作。
首先，并/串行转换器1101将8输入比特的并行数字数据转换成24比特的串行数字数据。＂0＂信号附加单元1102向24输入比特的数据附加＂0＂这一比特，并因此形成一个25比特的通道字，＂1＂信号附加单元1103向24输入比特的数据附加＂1＂这一比特，并因此形成一个25比特的通道字。从＂0＂信号附加单元1102输出25比特的通道字并将其提供给2T预编码器1104，在此将其转换成第一码字。还从＂1＂信号附加单元1103输出25比特的通道字并将其提供给2T预编码器1105，并将其转换成第二码字。
从2T预编码器1104和1105分别输出的第一和第二码字被输入到控制信号发生器1106，以及校正/Tmax检测器1107和1108。假设在总是将＂0＂附加到输入的码字的情况下，控制信号发生器1106计算码字的功率并产生一控制信号，以便可选择接近记录信息的磁迹频率特性的比特流。然后将该控制信号输入到记录信号确定单元1109。
校正/Tmax检测器1107和1108存储输入的码字，进行码字校正，并检测比特行程上限值。将对应于比特行程上限值的信号输入到记录信号确定单元1109，并将校正的码字输入到磁头/开关单元1110。
记录信号确定单元1109接收控制信号发生器1106的输出和校正/Tmax检测器1107和1108的输出，并控制磁头/开关单元1110以选择该码字。因此，可将适合于记录磁迹的频率特性的数字信息记录在磁带1111。
图12示出根据本发明第二实施例的控制信号发生器和包括2T预编码器的校正/Tmax检测器的内部结构。
根据第二实施例，作为图10和11所示的信号记录装置的领示音产生电路具有下列特性。
产生领示音并使用经预编码器输出的比特数据的普通特性记录数字信息。这些普通特性涉及将用于实时处理数据所需的模块数量从4减少到2。
作为经预编码器输出的比特数据的普通特性，当图12的预编码器1104和1105的寄存器R11、R21、R12、R22的值与新通道字输入之前R11 XOR In(n，1)和R11 XOR In1(n，1)的值不同时，从不同模块输出的码字的第(2n+1)个输出的输出总是相反。另外，当R21和R22的值彼此不同时，从两个模块输出的码字的第n个输出也不同。
另外，本发明的第二实施例涉及使用参考方波表和共用方波形成单元模块，以便能用更少的硬件构成信号记录单元，从而占据更少的空间。
特别是，与四个线路模块相比，方波形成模块的数量从20个减少到1个。另外，由于在主积分单元的前一部分设置了副积分单元，可解决实时处理输入比特时的速度问题。
现在参考图12说明具有上述特性的本发明的领示音产生操作。
首先，如图12所示的控制信号发生器的结构包括一个参考方波发生器1201，该参考方波发生器1201包括用于计算参考方波的表中的信息。乘法器1202-1205乘以正弦波信号和余弦波信号(即sinw1、cosw1、sinw2、cosw2)，这些信号在2T预编码器1104的码字中的表中。副积分单元1210-1214接收2T预编码器1104的输出和乘法器1202-1205的输出并在从最后的输出输出准确选择信号前对可能错误计算的输入比特积分。主积分单元1220-1224接收副积分单元1210-1214的输出并从输入的数据积分值分开处理参考方波发生器1201的值，这是在校正副积分单元做出的不正确计算值时进行的。
乘法器1206-1209乘以2T预编码器1105的码字的表中提供的正弦信号和余弦信号(即sinw1、cosw1、sinw2、cosw2)。副积分单元1215-1219接收2T预编码器1105的输出和乘法器1206-1209的输出并对从信号输出出现准确选择信号前可能错误计算的输入比特积分。主积分单元1225-1229接收副积分单元1215-1219的输出并在校正参考方波发生器1201的值时从输入的数据积分值分开处理参考方波发生器1201的值。
多路复用器1230多路复用主积分单元1220-1229的输出，方波形成单元1231使多路复用器1230的输出形成方波。比较判断单元1232接收方波形成单元1231的输出，并根据加法或减法以及＂0＂附加码字和＂1＂附加码字计算功率。
根据本发明的领示音产生电路是指假设控制比特涉及刚好在码字之前来计算两种情况，而不是使用四个线路模块。
就是说，当选择＂0＂比特作为与刚好在该码字前有关的码字的控制比特时，可在两个模块准确地计算。
当该假设错误时，就是说，当选择＂1＂附加码字时，更准确地校正该值而不是计算预编码器的寄存器值。采用诸如图14中所示的寄存器值校正表。例如，图14示出用于在选择＂1＂附加比特作为刚好在该码字前的控制比特时的计算值的改进表，以说明如何能校正预编码器中的两个寄存器值。
在图14中，a、b、c、d、e、f、0，1、<->表示相反的比特流。Bi＝R1iR2i表示四个模块，即模块1、模块2、模块3、和模块4中第i个线路模块的寄存器值，括号外的值表示模块1(方框1)。模块2(方框2)，和括号内的值表示模块3(方框3)，和模块4(方框4)。
由2T预编码器1104和1105以及用于计算预编码器的输出值的控制信号发生器对模块求和。另外，假设刚好在被附加＂0＂(＂1＂)的码字前计算模块1和2(模块3和4)。
码字分为下列三种情况。
情况1包括同步的码字，情况2包括同步码字的下一个码字，和情况3其它码字。
由于在本发明中仅使用两种码字，当需要B3B4时，应首先计算B1B2。
如表14中所示，由于电路的延时，不需要校正寄存器的值。
因此，应进行校正的情况涉及情况2和3。
情况2B3＜(R11R12，B4＜-(R12R22)情况3B3＜(R12R22，B4＜-(R11R21)就是说，通过颠倒B1、B2的值获得情况2的B3、B4的值，和通过颠倒B2、B1的值获得情况3的B3、B4的值。
现在参考图12说明领示音发生器每个元件的工作。2T预编码器1104和1105每次一比特连续地处理25比特的数据以输出作为码字。在输入数据的第一比特被输入前设定两个寄存器(R11，R12)和(R12，R22)的值。
除包括同步的码字输入外，根据从领示音发生器的控制信号发生器输出的控制信号确定两个寄存器的值。
在输入码字的第一比特前，应输出前一个控制信号CS以便预先设定寄存器的值。然而，由于控制模块内的延时使其不能实施，设定具有该缺省的模块内的两个寄存器的值作为2T预编码器的寄存器的值。
校正2T预编码器内的两个寄存器值的方法分为下列情况包括同步信号的第一码字情况，第二码字情况，和其它码字情况。在此，校正方法是基于图14方法的普通特性和数据流。
在第一码字包括同步信号的情况下，由于应正确地设定和输出两个寄存器(R11，R21)、(R12，R22)的值，不必校正该值。另外，对于第二码字，寄存器(R11，R21)和(R12，R22)的值应全部相反。
另外，对于其它码字，当说明2T预编码器的特性，和码字时，除何时输出第一和第二情况外，分别为第一和第四模块，即模块1和模块4的输出值总是相反，第二和第三模块，即模块2和模块3的数字值总是相反。
第一和第四寄存器以及第二和第三寄存器连续相反。
因此，为使第一线路模块的结果值与第三模块的相同，应将第二模块的寄存器值倒相并存储在第一模块中。另外，为使第二模块的结果值与第四模块的值相同，应将第一模块的寄存器值倒相，然后存储在第二模块中。
与此同时，乘法器1202-1209将从预先设定的正弦、和余弦表提供的正弦波信号、余弦波信号(sinw1、cosw1、sinw2、cosw2)分别与从预编码器输出的码字相乘。然后，将该乘积输入到副积分单元1211-1214、1216-1219。
副积分单元1210-1219被重新相加以解决实时处理输入比特时的速度问题。具体地说，副积分单元1210-1219针对处理25比特数据所需的时间重复两个分开的积分处理。
就是说，一个处理涉及根据码字＂n-1＂产生的控制信号相对于未被校正的码字＂n＂的17个比特用于将余弦值乘以正弦值的积分处理。另外，另一处理涉及将余弦值乘以码字＂n＂的剩余8个比特的正弦值的积分处理。另外，每隔17比特和25比特将副积分单元1210-1219的值初始化一次并变为＂0＂，并每当对其进行初始化时将这些值输入到主积分单元1220-1229。
在计算码字＂n＂时，由于17个比特期间积分的值涉及输入数据，该结果可能是错误的。因此，如图14的方法中所描述的，应通过采用2T预编码器1104和1105的输出特性将错误的积分值校正为正确的积分值。然而，由于从码字(n-1)的两个码型中选择的码型是已知的，通过对接下来的8比特积分获得的值是正确的。
下面描述用于对由副积分单元1210-1219积分的值进行校正的方法。当包含包括同步信号的第一码字时，不需要进行校正。然而，在第二码字的情况下，当向主积分单元1220-1229输出副积分单元1210-1219中存储的值时，将一个(-)加到副积分单元1210-1219的值，然后由主积分单元1220-1229将这些值相加。
由于第一(第二)模块和第三(第四)模块的2T预编码器输出总是相反而进行这些步骤。因此，为用第一(第二)模块获得与第三(第四)模块相同的结果，从主积分单元1220-1229的值减去同一线路模块的副积分单元1210-1219的值。
对于其它码字，第一线路模块的副积分单元的值被传送到第二模块的积分单元，第二线路模块的副积分单元的值被传送到第一线路模块。同时，从其自身的值减去从副积分单元向其传送的值。
同样，为每个码字输入由副积分单元积分的值(17比特或8比特)并由主积分单元1220-1229重复积分。
在参考方波发生器1210中，正弦和余弦值乘以25比特的商，该表的内容中包括被积分的所有值。然后在25个时钟周期内将这些值提供给主积分单元1220-1229。因此，每25个时钟一次将参考方波信息直接输入到主积分单元1220-1229，然后进行积分。
与此同时，由于在25比特的处理期间总是可提供使用主积分单元1220-1229进行积分的时间，存在用于读取该表的值的基本时间量。
由主积分单元1220-1229积分的值经多路复用器1230输入到方波形成单元1231并形成方波，然后输入到比较判断单元1232。
比较判断单元1232接收方波形成单元1231的输出，根据＂0＂附加码字和＂1＂附加码字通过加法运算或减法运算计算功率。然后用该结果值判断其大小，并输出一控制信号CS。接下来将控制信号CS输入到记录信号确定单元，以便在两个可能的码字中选择一个码字。
图13示出图12的领示音产生电路的整体结构。
图13中所示的许多元件与图12中的相同，并被标以相同的参考标号。
该实施例包括预先设定的正弦波表1302和1305、余弦波表1303和1306、以及用于读取每个波信息的表计数器1301。另外，设置锁存器1220-1229，用于临时存储从副积分单元1210-1219向主积分单元1220-1229输入的数据。另外，从参考方波发生器1201提供参考方波信息。
另外，校正/Tmax检测器1107和1108包括用于存储＂0＂附加码字的延迟缓冲器1107a，一个用于检测＂0＂附加码字的＂0＂比特行程的＂0＂比特行程检测器1107b，用于存储＂1＂附加码字的延迟缓冲器1108a，和一个用于检测＂1＂附加码字的＂1＂比特行程的＂1＂比特行程检测器1108b。
比特行程检测器1107b和1108b检测输入码字的＂0＂和＂1＂比特行程的上限并向记录信号确定单元1109输入一控制信号。延迟缓冲器1107a和1108a存储2T预编码器1104和1105的输出缓冲，并可存储至少一个码字的缓冲器的全部容量。在处理控制模块所需的时间内存储该码字。另外，用控制信号CS校正延迟缓冲器1107a和1108a中存储的比特值。
在判断码字(n-1)并根据该控制信号校正2T预编码器1104和1105的寄存器值前很难判断码字＂n＂的25比特中的17个比特是否正确。然而，当根据码字(n-1)产生控制信号CS时，可以判断当前输入的码字是否正确。与此同时，校正该输入码字的值。
延迟缓冲器的比特值的校正与相关的2T预编码器的寄存器值的方法相同。
记录信号确定单元1109接收控制信号产生单元和比较判断单元1232的输出和比特行程检测器1107b和1108b的输出。单元1109还控制磁头/开关单元1110，以便控制延迟缓冲器1107a或延迟缓冲器1108a的输出码字之一，并记录在磁带上。
如上所述，根据本发明使用磁记录介质的视频设备的信号记录装置的目的在于通过计算被附加领示音的控制信号简化领示音产生系统。假设总是向该码字附加＂0＂，当附加＂1＂时校正输出信号，并准确地计算将要记录在磁带上的信号。
另外，本发明的目的在于将模块数量从四个减少到两个或一个并共用最大数量的电路，从而简化电路的结构并实时处理数据。
此外，本发明使用查阅表对参考方波信号以及正弦和余弦信号进行计算，从而减少了计算这些参数所需的时间。因此，该系统的结构被简化，并可实时记录数据。
虽然为说明的目的已公开了本发明的优选实施例，本领域技术人员应该理解，在不脱离如所附权利要求描述的本发明范围和精神的情况下可对其进行各种改进/增加和替换。
权利要求
1.一种用于产生具有与一个或多个n比特信息字对应的频谱的数字跟踪信号的设备，包括用于向所述每个n比特信息字附加预定值的一m比特数字字以产生(n+m)比特通道字的附加装置；一个aT预编码器，＂a＂是大于等于2的整数，＂T＂是与所述(n+m)比特通道字相关的比特周期，该预编码器用于对相应的所述(n+m)个通道字之一编码以产生一(n+m)码字；一个耦合到所述aT预编码器的控制信号发生器，用于确定与所述(n+m)比特码字相关的频谱是否具有所要求的码型，以便根据确定结果产生一控制信号；和一个耦合到所述aT预编码器的校正装置，用于修改所述(n+m)比特码字，以便响应所述控制信号产生具有所要求频谱的跟踪信号。
2.根据权利要求1所述的设备，其中所述设备包括一个用于对所述(n+m)比特码字中连续序列中的＂0＂比特或＂1＂比特的数量计数的计数器。
3.根据权利要求1所述的设备，进一步包括耦合到所述校正设备的装置，用于将所述跟踪信号记录在一记录介质上。
4.根据权利要求1所述的设备，进一步包括耦合到所述附加装置的并/串行数据转换器，用于将一n比特的并行信息字转换成n比特的串行信息字。
5.根据权利要求1所述的设备，其中所述m比特数字字的所述预定值包括＂0＂或＂1＂。
6.根据权利要求1所述的设备，其中所述aT预编码器包括一个用于对(n+m)比特通道字进行XOR运算的门电路；和至少两个用于存储门电路的输出的寄存器。
7.根据权利要求1所述的设备，其中所述控制信号发生器将所述(n+m)比特的码字分成一组奇数比特和一组偶数比特，并对所述奇数比特组和所述偶数比特组的每一个分别积分，以确定所述(n+m)比特码字的功率。
8.根据权利要求1所述的设备，其中所述校正设备包括一个具有与所述(n+m)比特码字的普通特性相关的信息的准确度判断表，用于修改所述(n+m)比特码字。
9.根据权利要求2所述的设备，其中所述计数器包括确定码字的连续序列中所述＂0＂比特或＂1＂比特的数量是否超过一预定数量。
10.根据权利要求3所述的设备，其中所述校正设备包括一个用于对所述(n+m)比特码字中连续序列中的＂0＂比特或＂1＂比特的数量计数并确定计数的数量是否超过一预定数量的计数器；其中所述记录装置耦合到所述计数器，并包括根据所述确定的结果有选择地记录所述跟踪信号的装置。
11.一种用于产生具有与一个或多个n比特信息字对应的频谱的数字跟踪信号的方法，包括向每个所述n比特信息字附加预定值的一m比特数字字以产生(n+m)比特通道字；对相应的所述(n+m)个通道字之一编码以产生一(n+m)码字；确定与所述(n+m)比特码字相关的频谱是否具有所要求的码型，以便根据确定结果产生一控制信号；和修改所述(n+m)比特码字，以便响应所述控制信号产生具有所要求频谱的跟踪信号。
12.根据权利要求11所述的方法，其中所述修改步骤包括对所述(n+m)比特码字中连续序列中的＂0＂比特或＂1＂比特的数量计数。
13.根据权利要求11所述的方法，进一步包括将所述跟踪信号记录在一记录介质上。
14.根据权利要求11所述的方法，进一步包括将一n比特的并行信息字转换成n比特的串行信息字的步骤。
15.根据权利要求11所述的方法，其中所述m比特数字字的所述预定值包括＂0＂或＂1＂。
16.根据权利要求11所述的方法，其中所述编码步骤包括对(n+m)比特通道字进行XOR运算；和将XOR运算的结果存储在一个寄存器中的步骤。
17.根据权利要求11所述的方法，其中所述确定步骤包括将所述(n+m)比特的码字分成一组奇数比特和一组偶数比特，并对所述奇数比特组和所述偶数比特组的每一个分别积分，以确定所述(n+m)比特码字的功率。
18.根据权利要求11所述的方法，其中所述修改步骤包括提供一个具有与所述(n+m)比特码字的普通特性相关的信息的准确度判断表，用于修改所述(n+m)比特码字。
19.根据权利要求12所述的方法，其中所述计数步骤包括确定码字的连续序列中＂0＂比特或＂1＂比特的所述计数数量是否超过一预定数量。
20.根据权利要求13所述的方法，其中所述校正步骤包括对所述(n+m)比特码字中连续序列中的＂0＂比特或＂1＂比特的数量计数并确定计数的数量是否超过一预定数量；其中所述记录步骤包括根据所述确定的结果有选择地记录所述跟踪信号。
21.一种用于产生具有与一个或多个n-比特信息字对应的频谱的数字跟踪信号的设备，包括用于向一n-比特信息字附加第一值的m-比特数字字以产生一第一(n+m)-比特通道字的第一装置；用于向所述n-比特信息字附加与所述第一值不同的第二值的m-比特数字字以产生一第二(n+m)-比特通道字的第二装置；一个耦合到所述第一附加装置的第一积分器，用于积分所述第一(n+m)-比特通道字以产生第一通道值；一个耦合到所述第二附加装置的第二积分器，用于积分所述第二(n+m)-比特通道字以产生第二通道值；一个选择器，用于响应一控制信号选择所述第一和第二通道值之间的一通道值；一个耦合到所述选择器的第三积分器，用于连续积分一第一选择通道值，以便提供一第一功率值；一个耦合到所述选择器的第四积分器，用于连续积分与所述第一选择通道值不同的第二选择通道值，以便提供一第二功率值；和一个控制器，用于根据所述第一和第二功率值产生所述控制信号。
22.根据权利要求1所述的设备，其中所述控制器包括一个用于对所述第一和第二(n+m)比特通道字中连续序列中的＂0＂比特或＂1＂比特的数量计数的计数器。
23.根据权利要求21所述的设备，进一步包括耦合到所述第一和第二附加装置的并/串行数据转换器，用于将一n比特的并行信息字转换成n比特的串行信息字。
24.根据权利要求21所述的设备，其中所述m比特数字字的所述第一值包括＂0＂或＂1＂。
25.根据权利要求21所述的设备，其中所述m比特数字字的所述第二值包括＂0＂或＂1＂。
26.一种用于产生具有与一个或多个n-比特信息字对应的频谱的数字跟踪信号的方法，包括向一n-比特信息字附加第一值的m-比特数字字以产生一第一(n+m)-比特通道字；向所述n-比特信息字附加与所述第一值不同的第二值的m-比特数字字以产生一第二(n+m)-比特通道字；积分所述第一(n+m)-比特通道字以产生第一通道值；积分所述第二(n+m)-比特通道字以产生第二通道值；响应一控制信号选择所述第一和第二通道值之间的一通道值；连续积分一第一选择通道值，以便提供一第一功率值；连续积分与所述第一选择通道值不同的第二选择通道值，以便提供一第二功率值；和根据所述第一和第二功率值产生所述控制信号。
27.根据权利要求26所述的方法，其中所述产生步骤包括对所述第一和第二(n+m)比特通道字中连续序列中的＂0＂比特或＂1＂比特的数量计数。
28.根据权利要求26所述的方法，进一步包括将一n比特的并行信息字转换成n比特的串行信息字。
29.根据权利要求26所述的方法，其中所述m比特数字字的所述第一值包括＂0＂或＂1＂。
30.根据权利要求26所述的方法，其中所述m比特数字字的所述第二值包括＂0＂或＂1＂。
全文摘要
一种使用磁记录介质的视频设备的信号记录装置,它能在计算附加有领示音的输出信号之后附加“1”或“0”时通过校正该输出信号更准确地计算将要记录在磁带上的信号。另外,假设在“0”或“1”总是被附加到该码字的情况下使用一个线路模块。
文档编号H04N5/782GK1194712SQ97190555
公开日1998年9月30日 申请日期1997年3月28日 优先权日1997年3月28日
发明者申铉哲 申请人:Lg电子株式会社