专利名称：多层印制线路板和测量多层印制线路板阻抗的方法
技术领域：
本发明涉及多层印制线路板，其安装有用于测量布置在CPU模块和存储器模块之间的数据传输线路图案之特征阻抗的检查样板(checking coupon)。
诸如家庭用游戏机和移动电话设备的电子装置通常包括配置在其箱内的印制线路板，并且CPU(中央处理单元)模块和主存储器模块与其它模块一起安装于此。通过布置在印制线路板上的数据传输线路图案，CPU模块和存储器模块相互连接。
同时，印制线路板的数据传输线路图案不得不以这种方式进行设计，即线路图案的阻抗表现出对应于安装在印制线路板上的CPU模块和存储器模块所特有阻抗之值，使得CPU和存储器可以在稳定的基础上可靠地工作。
但是，在制造工艺完成之后从制造厂运来的一些印制线路板上的数据传输线路图案能够表现出在设计值和实际值之间的不同，这是由于包括用于刻蚀数据传输线路图案中铜箔的条件随后导致阻抗大于或小于设计值的各种原因引起的。当阻抗与设计值不一致时，不再有可能在CPU模块和存储器模块之间传输交换信号。
由于上述情况，因此本发明的目的是提供一种新颖的多层印制线路板，其适合于以容易和简单的方式测量制造台上之数据传输线路图案的阻抗。
本发明的另一个目的是提供一种多层印制线路板，其包括一对数据传输线路图案，该对数据传输线路图案配置在内层基片相对侧面和适合于以单测量操作来测量这两个数据传输线路图案的阻抗以提高测量工艺的效率。
根据本发明，上述目的是通过提供多层印制线路板实现的，其包括第一绝缘层；数据传输线路图案，其配置在所述第一绝缘层上和适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输；阻抗测量线路图案，在与所述数据传输线路图案的层相同的层中，其对任何相邻线路图案以预定的裕度配置在所述第一绝缘层上；
第二绝缘层，其配置在所述数据传输线路图案和所述阻抗测量线路图案上；和用于信号的台部分和GND(接地)台部分，用于信号的台部分配置在所述第二绝缘层上并且通过通孔被电连接到配置在所述第一绝缘层上的所述阻抗测量线路图案上，以便使得其与用于测量所述阻抗测量线路图案之阻抗的探针的信号端子保持接触，GND(接地)台部分保持与所述探针的GND端子接触；当使用TDR(时间域反射仪)单位时，所述阻抗测量线路图案具有不小于大约30mm的图案长度和与所述数据传输线路图案的宽度相同的图案宽度。
正如上面所指出的，用于测量多层印制线路板之阻抗的阻抗测量线路图案被配置在与数据传输线路图案的层相同的层中，其适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输，为此保证了确定的阻抗水平。
优选的是，所述多层印制线路板的所述数据传输线路图案的传输频率不小于130MHz，因此允许高速数据传输。
优选的是，在所述多层印制线路板的所述阻抗测量线路图案和任何相邻线路图案之间的裕度不小于两倍的所述阻抗测量线路图案的图案宽度，因此不具有相邻线路图案的任何干扰。
优选的是，配置在多层印制线路板的阻抗测量线路图案周围的线路图案是通过多个通孔被连接到所述GND台部分的GND图案，因此消除了任何电感部件。
仍然优选的是，当多个数据传输线路图案被配置在所述多层印制线路板的不同层中时，多个阻抗测量线路图案被配置在对应于对应数据传输线路图案的不同层中并且通过通孔被相互电连接。
因此，借助根据本发明的多层印制线路板，由于阻抗测量线路图案被配置在数据传输线路图案的层中并且影响图案的阻抗的图案宽度被做成等于数据传输线路图案的图案宽度，结果数据传输线路图案的阻抗能够利用测量根据本发明的多层印制线路板阻抗的方法来精确地测量。当阻抗测量线路图案具有不小于大约30mm的图案长度时，多层印制线路板的阻抗能够利用TDR(时间域反射仪)单元被精确地测量。
图1是根据本发明多层印制线路板一个实施例的平面示意图；图2是图1多层印制线路板主要部分的剖面示意图3是配置在图1多层印制线路板上测量图案的分解透视图；图4A是图3测量图案的平面示意图和图4B是图3测量图案的部分剖面图；图5是图1多层印制线路板的主要部分的透视图，其利用TDR单元测量阻抗；图6是表示图1多层印制线路板的阻抗之波形的曲线图；和图7是根据本发明多层印制线路板另一实施例的剖面示意图。
现在，通过参考附图来较为详细地说明根据本发明多层印制线路板和测量这种多层印制线路板阻抗的方法。图1是根据本发明多层印制线路板一个实施例的平面示意图。多层印制线路板1具有总共6个导电层和适合于用在家庭使用的游戏机中。
参考图1，多层印制线路板1包括CPU(中央处理单元)模块2和用于该CPU模块2的一对存储器模块3,3，它们被配置在多层印制线路板1的相对侧面之一个上。CPU模块2具有高于任何普通CPU之工作频率的工作频率，并且适合于工作在大约290MHz或更高的频率上，其一般在300MHz和400MHz之间，结果使得其可以适用于以每秒6600万多边形之速率的高速图象处理操作。存储器模块3,3用作为CPU模块2的主存储器，每一个都具有128M字节的存储容量。存储器模块3,3适用于在CPU模块2和它们自己之间的高速串行数据传输，通常包括许多的RDRAM(直接Rambus动态随机存取存储器，商标，可从Rambus技术公司获得)。
带有CPU模块2和存储器模块3,3的印制线路板1还包括用作为在CPU模块2和存储器模块3,3之间的数据传输通路及分别配置在第二层和第四层之内层中的数据传输线路图案4,5，如图2所示。数据传输线路图案4,5被设计成表现出等于或稍微大于CPU模块2之工作频率的传输频率，使得它们可以有效地用于工作在CPU模块2和存储器模块3,3之间的高速数据传输。具体地说，数据传输线路图案4,5被设计成表现出大约400MHz的传输频率，以便对应于在CPU模块2的300MHz和400MHz之间的工作频率。
数据传输线路图案4,5另外被设计成为这种阻抗，其具有专用于CPU模块2和存储器模块3,3的可容许的误差范围，使得CPU模块2和存储器模块3,3可以精确地识别信号和在高速数据传输中较少地消耗电能。具体地说，数据传输线路图案4,5被设计成表现出40±4Ω的阻抗，其与专用于包括可容许误差范围的CPU模块2和存储器模块3,3的阻抗相同。
下面将说明多层印制线路板1上述实施例的层状结构。现在参考图2，多层印制线路板1包括第一和第二内层基片6,7。这些基片中，内层基片6在其一个表面上带有第二层的数据传输线路图案4，在其另一个表面上，带有用作为GND(地)层并且形成第三层的线路图案8。另一方面，内层基片7在其一个表面上带有第四层的数据传输线路图案5，在其另一个表面上，带有用作为电源层并且形成第五层的线路图案9。然后，其上分别带有第三层的线路图案8和第四层的数据传输线路图案5且是面对面的内层基片6,7用夹在它们之间的半固化层(prepreg layer)10压粘在一起，所述半固化层10是由用环氧树脂注入的玻璃纤维制成的。
另一个用作为GND层并且形成第一层的线路图案12被配置在内层基片6上，具有另一个夹在它们之间的半固化层11。又一个用作为信号层并且形成第六层的线路图案14被配置在内层基片7上，具有又一个夹在它们之间的半固化层13。因此，具有上述所列各层的多层印制线路板1表现为条状线结构，其中数据传输线路图案4被用作为绝缘层的内层基片6和半固化层11夹在里面，并且绝缘层在其相对的表面上提供有对应的线路图案8,12，而数据传输线路图案5被用作为绝缘层的内层基片7和半固化层10夹在里面，并且绝缘层在其相对的表面上提供有对应的线路图案8,9。
同时，上述数据传输线路图案4,5要求有等于40±4Ω的阻抗，以便每一个CPU模块2和存储器模块3,3精确地识别信号和实现在它们之间的高速数据传输。为此目的，多层印制线路板1安装有检查样板16,17，用于测量数据传输线路图案4,5的对应阻抗。具体地说，检查样板16,17的阻抗测量线路图案被配置在数据传输线路图案4,5的对应层中，并且阻抗测量线路图案的阻抗通过TDR单元观察到。为了更精确，每一个检查样板16,17都有两个分离位置，目的是精确地检查数据传输线路图案16或17的阻抗哪一个合适。由于检查样板16,17两者具有相同的结构，下面仅仅说明检查样板16。
参考图3，检查样板16包括第一阻抗测量线路图案21，其用于测量在用作为绝缘层的内层基片6的一个相对表面上的阻抗；第二阻抗测量线路图案22，其用于测量在用作为绝缘层的内层基片7的一个相对表面上的阻抗；以及台部分，其包括用于信号的台部分23,23和配置在用作为绝缘层的半固化层11上的GND台部分24。
配置在内层基片6一个相对表面上的第一阻抗测量线路图案21位于与数据传输线路图案4相同的第二层中，并且被做成表现出与数据传输线路图案4之图案宽度和图案高度相同的图案宽度和图案高度，使得其阻抗特征可以等同于数据传输线路图案4的阻抗特征。第一阻抗测量线路图案21在其端部提供有第一连接部分21a，其用于建立与用于信号的一个台部分23,23的电连接，该台部分23,23被引导到接触配置在第一层中的探针；第一阻抗测量线路图案21在其另一端面提供有第二连接部分21b，其用于建立与第二阻抗测量线路图案22的电连接。第一阻抗测量线路图案21还提供有周边间隙26，其用于防止相对它临近配置的线路图案25的任何电干扰。间隙26具有超过两倍最好超过三倍的第一阻抗测量线路图案21的宽度W1的宽度，以便可靠地消除线路图案25的任何干扰。在该实施例中，线路图案25用作为GND(地)。在粘结到第二层之内层基片6上的铜箔上形成图案的步骤中形成第一阻抗测量线路图案21。
另一方面，配置在内层基片7一个相对表面上的第二阻抗测量线路图案22位于与数据传输线路图案5相同的第四层中，并且被做成表现出与数据传输线路图案5之图案宽度和图案高度相同的图案宽度和图案高度，使得其阻抗特征可以等同于数据传输线路图案5的阻抗特征。第二阻抗测量线路图案22在其端部提供有第一连接部分22a，其用于建立与配置在第二层中的第一阻抗测量线路图案21的第二连接部分21b的电连接；第二阻抗测量线路图案22在其另一端面提供有第二连接部分22b，其用于建立与配置在第一层中的用于信号的另一台部分23的电连接。第二阻抗测量线路图案22还提供有周边间隙28，其用于防止相对它临近配置的线路图案27的任何电干扰。间隙28具有超过两倍最好超过三倍的第二阻抗测量线路图案22的宽度W2的宽度，以便可靠地消除线路图案27的任何干扰。在该实施例中，线路图案27用作为GND(地)。在粘结到第四层之内层基片7上的铜箔上形成图案的步骤中形成第一阻抗测量线路图案22。
半固化层11形成在配置于内层基片6之一个表面上的第一阻抗测量线路图案21上，并且与用于测量阻抗之TDR单元的探针相接触的用于信号的台部分23和GND台部分24被配置在GND层的一部分线路图案12中，该GND层的一部分线路图案12又被配置在半固化层11上。作为在半固化层11周围配置的且用作为GND的一部分线路图案12，用于信号的台部分22,23被做成表现出基本上为圆环形的剖面，而GND台部分24被配置在用于信号的台部分23,23之外周边，具有使它们与彼此分开的间隙29，目的是使得将它与用于信号的台部分23,23绝缘开。
现在，在下面将说明在台部分23,23和第一层的24之间的电连接、第二层的第一阻抗测量线路图案21和第四层的第二阻抗测量线路图案22。通过图2和3所示的第二阻抗测量线路图案22的第二连接部分21b和第二阻抗测量线路图案22的第一连接部分22a，第一阻抗测量线路图案21和第二阻抗测量线路图案22相互电连接。正如图2和3所示，通过将内层基片6,7和夹在它们之间的半固化层6粘结，随后利用钻头钻出穿过第二连接部分21b和第一连接部分22a的通孔31和在通孔的内壁上利用非电解或者电解法形成电镀层(未示出)，则第二阻抗测量线路图案21的第二连接部分21b和第二阻抗测量线路图案22的第一连接部分22a可以相互电连接。
第一层用于信号的一个台部分23,23被电连接到第二层的第一阻抗测量线路图案21的第一连接部分22a。另一方面，通过整体地穿过基片之用于信号的一个台部分23中心的通孔32和随后在该通孔32内壁上形成电镀层，用于信号的另一个台部分23和第一连接部分22a相互电连接。该基片是通过将处于第一层铜箔与相互粘结的内层基片6,7相粘结状态的半固化层11放置在粘结了第六层铜箔的半固化层13上并且在压制工艺中将这两个半固化层粘在一起形成的。
第一层的另一个台部分23被电连接到第四层的第二阻抗测量线路图案22的第二连接部分22b。更精确地说，通过在与上述通孔32同时形成的通孔33内壁上形成电镀层(未示出)，用于信号的另一个台部分23和第二连接部分22b变成相互电连接。
同时，为了保证利用TDR单元测量的阻抗表现出稳定的波形，第一和第二阻抗测量线路图案21,22被做成具有不小于大约30mm的长度L。
在该实施例的情况下，分别配置在数据传输线路图案4,5之层中的第一和第二阻抗测量线路图案21,22的可适用传输频率是400MHz。因此，如果400MHz的数字信号被作为基带信号传输，则要求使用1.2GHz的频带。
由于有效波长λ由下述公式表示C0(真空中的光速)=λ0(波长)×f(频率)，可得到λ0=C0/f=(3×108)/(1.2×107)=2.5×10-1=0.25(m)=250(mm)。
因此，导体中有效波长λ由下面的[公式1]表示
当利用TDR单元测量阻抗时，数据传输线路图案4,5的最小长度或最小L由下面的公式表示。最小L=λ/4=0.125/4=0.03125(m)=30(mm)注意，最小L被做成等于有效波长的4分之一，或者λ/4，这是因为考虑反射率和其它因不匹配阻抗引起的其它因素的影响，其是再现原始波形所必须的最小长度。
换言之，要求数据传输线路图案4,5具有由下面公式表达的最小长度，以便利用TDR单元测量其阻抗。
最小L≥(可适用传输频率×3)/4在该实施例中，选择65mm的长度，因为它代表了由下表1表示的绝大部分表值。
同时，正如图4A和4B所示，通过多个通孔34的内壁上的电镀层(未示出)，用作为一部分检查图案16的线路图案12，第二层的线路图案25和第四层的线路图案27被相互电连接，以便消除线路图案25,27的任何电感分量。通孔34以下面定义的节距配置。
间隙P(mm)≤(传播速度)÷(4×三倍的可适用频率)≤(铜中在1.2GHz下的波长)/4≤125(mm)/4≤31.25(mm)
上述的检查图案16,17用来测量多层印制线路板1之数据传输线路图案4，5的阻抗。TDR(时间域反射仪)单元通常用于观察阻抗。正如图5所示，TDR单元包括探针40，其上提供有用来与用于信号的对应台部分23,23相接触的信号端子41,41，其上施加有电压，以及用来与GND台部分24相接触的GND端子42。从检查图案16,17的观点看，当测量阻抗时，信号端子41被引到与用于信号的对应台部分23,23相接触和GND端子42被引到与GND台部分24相接触。通过确定入射波的电压与反射波的电压之比，TDR单元用来测量第一和第二阻抗测量线路图案21,22的阻抗，如图6所示。
参考图3，由于多层印制线路板1的第一阻抗测量线路图案21和第二阻抗测量线路图案22被相互电连接，有可能以单测量过程(session)来测量配置在第二层中的第一阻抗测量线路图案21的阻抗和配置在第四层中的第二阻抗测量线路图案22的阻抗。换言之，通过计数自测量过程开始的过去时间，TDR单元能够测量第一阻抗测量线路图案21的阻抗和第二阻抗测量线路图案22的阻抗。
参考图6，其显示出在TDR监视屏上显示的波形，所观察的阻抗在对应于台部分23,23的点A波动，然后在点B处再次波动，其对应于连接第一阻抗测量线路图案21和第二阻抗测量线路图案22的第二连接部分21a和第一连接部分22a。此后，所观察的阻抗再一次地在对应于第二阻抗测量线路图案22的第二连接部分22b的点C波动。所观察的阻抗在点A和点B之间的中间时期以及在点B和点C之间的中间时期处保持为不变水平。因此，当阻抗是可视地观察时，通过定位其阻抗在阻抗波形中波动的点A，点B和点C，有可能检查第一阻抗测量线路图案21的阻抗和第二阻抗测量线路图案22的阻抗。
借助上述的多层印制线路板1，数据传输线路图案4,5的阻抗能够以简单的方式控制，因为具有与被配置在内层的数据传输线路图案4,5之宽度和高度相同的第一阻抗测量线路图案21和第二阻抗测量线路图案22分别被定位在与数据传输线路图案4,5的相同层中。另外，正如图3所示，配置在不同层中的线路图案的阻抗能够以单测量过程进行测量以显著地减小检查工艺所要求的时间，这是因为第一阻抗测量线路图案21和第二阻抗测量线路图案22通过第二连接部分21b和第一连接部分22a被相互电连接。
尽管本发明是根据6层印制线路板1进行说明的，但本发明决不局限于此，其还可以适用于图7所示的印制线路板。
参考图7，印制线路板50包括两个导电层，并且用作为GND层的第一线路图案52被配置在基片51的一个表面上，而用作为信号层的第二线路图案53被配置在基片51的另一个表面上。借助具有这种结构的印制线路板50，其可以这样配置使得用于信号的台部分和GND台部分被提供在第一线路图案53侧，以及测量探针被提供在第二线路图案52侧。
权利要求
1.一种多层印制线路板，包括第一绝缘层；数据传输线路图案，其配置在所述第一绝缘层上和适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输；阻抗测量线路图案，在与所述数据传输线路图案的层相同的层中，其对任何相邻线路图案以预定的裕度配置在所述第一绝缘层上；第二绝缘层，其配置在所述数据传输线路图案和所述阻抗测量线路图案上；和用于信号的台部分和GND(接地)台部分，用于信号的台部分配置在所述第二绝缘层上并且通过通孔被电连接到配置在所述第一绝缘层上的所述阻抗测量线路图案上，以便使得其与用于测量所述阻抗测量线路图案之阻抗的探针的信号端子保持接触，GND(接地)台部分保持与所述探针的GND端子接触；所述阻抗测量线路图案具有不小于大约30mm的图案长度和与所述数据传输线路图案的宽度相同的图案宽度。
2.根据权利要求1的多层印制线路板，其中所述数据传输线路图案的传输频率不小于130MHz。
3.根据权利要求1的多层印制线路板，其中在所述阻抗测量线路图案和任何相邻线路图案之间的裕度不小于两倍的所述阻抗测量线路图案的图案宽度。
4.根据权利要求1的多层印制线路板，其中围绕阻抗测量线路图案配置的线路图案是GND图案，其通过多个通孔连接到所述GND台部分。
5.根据权利要求1的多层印制线路板，其中多个阻抗测量线路图案被配置在不同的层中，并且通过通孔相互电连接。
6.一种测量多层印制线路板之阻抗的方法，包括第一绝缘层；数据传输线路图案，其配置在所述第一绝缘层上和适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输；阻抗测量线路图案，在与所述数据传输线路图案的层相同的层中，其对任何相邻线路图案以预定的裕度配置在所述第一绝缘层上；第二绝缘层，其配置在所述数据传输线路图案和所述阻抗测量线路图案上；用于信号的台部分和GND(接地)台部分，用于信号的台部分配置在所述第二绝缘层上并且通过通孔被电连接到配置在所述第一绝缘层上的所述阻抗测量线路图案上，以便使得其与用于测量所述阻抗测量线路图案之阻抗的探针的信号端子保持接触，GND(接地)台部分保持与所述探针的GND端子接触；和所述阻抗测量线路图案具有不小于大约30mm的图案长度和与所述数据传输线路图案的宽度相同的图案宽度；所述方法包括步骤通过将所述探针的信号端子和GND端子分别与所述用于信号的台部分和所述GND台部分相接触来测量所述阻抗测量线路图案的阻抗。
7.根据权利要求6的测量多层印制线路板之阻抗的方法，其中所述数据传输线路图案的传输频率不小于130MHz。
8.根据权利要求6的测量多层印制线路板之阻抗的方法，其中在所述阻抗测量线路图案和任何相邻线路图案之间的裕度不小于两倍的所述阻抗测量线路图案的图案宽度。
9.根据权利要求6的测量多层印制线路板之阻抗的方法，其中围绕阻抗测量线路图案配置的线路图案是GND图案，其通过多个通孔连接到所述GND台部分。
10.根据权利要求6的测量多层印制线路板之阻抗的方法，其中多个阻抗测量线路图案被配置在不同的层中，并且通过通孔相互电连接。
11.根据权利要求10的测量多层印制线路板之阻抗的方法，其中配置在不同层中的所述线路图案的阻抗是通过以单测量操作测量配置在不同层中的所述多个阻抗测量图案测量的。
全文摘要
新近制造的数据传输线路图案的阻抗能够容易地和精确地测量。多层印制线路板1包括一对配置在对应内层基片6,7上的在CPU模块2和用存储器模块3之间的数据传输线路图案4,5,分别配置在与数据传输线路图案4,5的相同层中的阻抗测量线路图案21和22,配置在阻抗测量线路图案21和22上的半固化层11,配置在半固化层11上并且电连接到阻抗测量线路图案21和22以便与探针40的信号端子41相接触的用于信号的台部分23,23,以及也被配置在半固化层11上并且电连接到阻抗测量线路图案21和22以便与探针40的GND端子42相接触的GND台部分24,阻抗测量线路图案21,22具有使用TDR单元所要求的最小长度即不小于30mm的图案长度和与数据传输线路图案4,5相同的图案宽度。
文档编号H05K1/02GK1313722SQ01116888
公开日2001年9月19日 申请日期2001年2月28日 优先权日2000年3月2日
发明者大久保高晴, 石川隆, 藤多浩幸, 堀江昭二 申请人:索尼公司