专利名称：布线电路基板集合体片及其制造方法
技术领域：
本发明涉及一种布线电路基板集合体片及其制造方法。
背景技术：
在硬盘驱动装置等的驱动装置中采用驱动器(actuator)。该种驱动器包括能旋转地设于旋转轴上的臂和安装在该臂上的磁头用的带电路的悬挂基板。带电路的悬挂基板是用于在磁盘的期望的磁道上定位磁头的布线电路基板。在该种带电路的悬挂基板的制造工序中，在金属制的支承基板上制作多个带电路的悬挂基板集合体片，通过切断支承基板来分离各个带电路的悬挂基板集合体片。在带电路的悬挂基板集合体片中，在矩形的支承框内以排列状态设有多个带电路的悬挂基板(例如参照日本特开2007-109725号公报和日本特开2007-1158 号公报)。最后，由带电路的悬挂基板集合体片分离出各个带电路的悬挂基板。在带电路的悬挂基板集合体片的形态中，容易处理多个带电路的悬挂基板。但是， 通过切断而自支承基板分离的各个带电路的悬挂基板集合体片有时发生翘曲。由此，在最后由带电路的悬挂基板集合体片分离出的带电路的悬挂基板上，有时也发生翘曲。
发明内容
本发明的目的在于提供一种能够抑制翘曲的发生的布线电路基板集合体片及其制造方法。本发明的一个技术方案的布线电路基板集合体片包括多个布线电路基板；支承框，其将多个布线电路基板彼此空开间隔地以排列状态一体地支承；虚设图案部，其设置在至少一端侧的布线电路基板与支承框之间的区域内，多个布线电路基板和虚设图案部分别包括支承基板；第一绝缘层，其形成在支承基板上；多个导体图案，其形成在第一绝缘层上；第二绝缘层，其以覆盖多个导体图案的方式形成在第一绝缘层上，虚设图案部的第一绝缘层和第二绝缘层的至少一方具有槽部。在该布线电路基板集合体片中，虚设图案部的第一绝缘层和第二绝缘层的至少一方具有槽部。由此，能够降低虚设图案部的第一绝缘层和第二绝缘层的至少一方的残余应力。结果，能够抑制布线电路基板集合体片发生翘曲。(2)可以在虚设图案部的相邻的导体图案间的区域中的第二绝缘层上形成槽部。在该情况下，导体图案间的区域的厚度比其他部分的厚度小。由此，能够在导体图案间的区域中充分地降低残余应力。结果，能够充分地抑制布线电路基板集合体片发生翘
曲ο(3)可以在虚设图案部的相邻的导体图案间的区域中的第一绝缘层上形成槽部。在该情况下，导体图案间的区域的厚度比其他部分的厚度小。由此，能够在导体图案间的区域中充分地降低残余应力。结果，能够充分地抑制布线电路基板集合体片发生翘
曲ο
(4)可以在虚设图案部中的支承基板上还形成开口。在该情况下，在支承基板的开口处，也能降低虚设图案部的残余应力。由此，能够充分地抑制布线电路基板集合体片发生翘曲。支承框可以包括大致平行的一对第一框部和与第一框部大致垂直的一对第二框部，多个布线电路基板可以沿与一对第一框部平行的方向排列地设置，虚设图案部可以设置在至少一端侧的布线电路基板与一对第二框部中的一个第二框部之间的区域内，虚设图案部中的导体图案和槽部可以沿自一第一框部向另一第一框部的方向延伸地形成。在该情况下，在自一第一框部向另一第一框部的方向上，能够降低虚设图案部的残余应力。由此，能够抑制一对第二框部发生翘曲。(6)布线电路基板可以是带电路的悬挂基板。在该情况下，能够抑制具有多个带电路的悬挂基板的布线电路基板集合体片发生翘曲。由此，能够确保多个带电路的悬挂基板的平坦性。结果，能够提高多个带电路的悬挂基板的制造成品率。(7)本发明的另一个技术方案是布线电路基板集合体片的制造方法，该布线电路基板集合体片包括多个布线电路基板；支承框，其将多个布线电路基板彼此空开间隔地以排列状态一体地支承；虚设图案部，其设置在至少一端侧的布线电路基板与支承框之间的区域内，该制造方法包括下述工序在支承基板上形成与多个布线电路基板和虚设图案部相对应的第一绝缘层；在与多个布线电路基板相对应的第一绝缘层上和与虚设图案部相对应的第一绝缘层上分别形成多个导体图案；以分别覆盖与多个布线电路基板相对应的多个导体图案和与虚设图案部相对应的导体图案的方式，在第一绝缘层上形成第二绝缘层， 虚设图案部的第一绝缘层和第二绝缘层的至少一方具有槽部。采用该布线电路基板集合体片的制造方法，虚设图案部的第一绝缘层和第二绝缘层的至少一方具有槽部。由此，能够降低虚设图案部的第一绝缘层和第二绝缘层的至少一方的残余应力。结果，能够抑制布线电路基板集合体片发生翘曲。(8)形成第二绝缘层的工序可以包含如下工序在虚设图案部的相邻的导体图案间的区域中的第二绝缘层上形成槽部。在该情况下，导体图案间的区域的厚度比其他部分的厚度小。由此，能够在导体图案间的区域中充分地降低残余应力。结果，能够充分地抑制布线电路基板集合体片发生翘
曲ο(9)形成第一绝缘层的工序可以包含如下工序在虚设图案部的相邻的导体图案间的区域中的第一绝缘层上形成槽部。在该情况下，导体图案间的区域的厚度比其他部分的厚度小。由此，能够在导体图案间的区域中充分地降低残余应力。结果，能够充分地抑制布线电路基板集合体片发生翘
曲ο(10)该制造方法还可以包括在虚设图案部的支持基板上形成开口的工序。在该情况下，在支承基板的开口处，也能降低虚设图案部的残余应力。由此，能够充分地抑制布线电路基板集合体片发生翘曲。
图1是具有本发明的一实施方式的多个集合体片的长条状基材的俯视图。
图2是图1的一个集合体片的局部放大俯视图。图3是一个悬挂基板的俯视图。图4是图2的集合体片的A-A剖视图。图5的(a)和图5的(b)是表示本实施方式的集合体片的制造方法的一例的工序剖视图。图6的(a)和图6的(b)是表示本实施方式的集合体片的制造方法的一例的工序剖视图。图7是表示虚设图案部的尺寸的剖视图。图8是表示虚设图案部的结构的另一例的剖视图。图9是表示虚设图案部的结构的另一例的剖视图。图10是表示虚设图案部的结构的另一例的剖视图。图11是表示虚设图案部的结构的另一例的剖视图。图12是表示虚设图案部的结构的另一例的剖视图。图13是比较例的集合体片的虚设图案部的示意性的剖视图。图14是表示集合体片的翘曲量的测量方法的示意图。
具体实施例方式下面，参照
本发明的实施方式的布线电路基板集合体片。在本实施方式中，作为布线电路基板集合体片的一例，说明带电路的悬挂基板集合体片(以下称作集合体片)。(1)集合体片图1是具有本发明的一实施方式的多个集合体片的长条状基材的俯视图。另外， 图2是图1的一个集合体片的局部放大俯视图。集合体片是带电路的悬挂基板(以下称作悬挂基板)的制造过程中的半成品。在图1中，将与长条状支承基板500的相对的一对边平行的方向称作长度方向L， 将与长度方向L正交的方向称作宽度方向W。长条状支承基板500由金属制的支承基板构成。在长条状支承基板500上，沿长度方向L呈多列地形成多个四边形的集合体片 100。在图1的例子中，多个集合体片100形成为两列。多个集合体片100在长条状支承基板500上也可以形成为3列以上的多列，还可以形成为1列。集合体片100的制造方法见后述。各集合体片100包括四边形的支承框FR、多个长条状的悬挂基板1和两个虚设图案部2。支承框FR由与宽度方向W平行的一对端部框fl、f2和与长度方向L平行的一对侧部框f3、f4构成。多个悬挂基板1形成在支承框FR内。沿各悬挂基板1的外周缘部形成有分离槽TR。另外，两个虚设图案部2分别形成在位于两端的悬挂基板1与支承框FR的端部框fl、f2之间。也可以在支承框FR内仅形成有一个虚设图案部2。如图2所示，在虚设图案部2内形成有沿宽度方向W延伸的多个带状的虚设图案 15。在相邻的虚设图案15之间形成有槽部16。在支承框FR内的相邻的悬挂基板1之间形成有支承部SU。各悬挂基板1的两端借助连结部J与支承框FR相连结。另外，各悬挂基板1的侧部借助连结部J与支承部SU 或虚设图案部2相连结。这样，多个悬挂基板1沿长度方向L以排列状态支承在支承框FR 内。 在制造工序的最后阶段切断连结部J，从而自支承框FR、支承部SU和虚设图案部 2分离各悬挂基板1。图3是一个悬挂基板的俯视图。另外，图4是图2的集合体片的A-A剖视图。如图3所示，悬挂基板1具有由后述的支承基板10 (参照图4)和基底绝缘层11 形成的悬挂主体部la。在悬挂主体部Ia的前端部，通过形成U字形的开口部40而设置有磁头搭载部(以下称作舌片部)50。舌片部50在虚线R的位置被进行弯折加工，从而舌片部50相对于悬挂主体部Ia构成规定角度。在舌片部50的端部形成有4个电极焊盘20。在悬挂主体部Ia的另一端部形成有 4个电极焊盘30。舌片部50上的4个电极焊盘20和悬挂主体部Ia的另一端部的4个电极焊盘30利用作为布线图案的线状的4条导体图案12而电连接。另外，在悬挂主体部Ia 上形成有多个孔部H。利用覆盖绝缘层13覆盖4条导体图案12。图4表示一个悬挂基板1和一个虚设图案部2的局部截面。在悬挂基板1的区域中，在由不锈钢构成的支承基板10上形成有由聚酰亚胺构成的基底绝缘层11。在基底绝缘层11上形成有由铜构成的4条导体图案12。此外，以覆盖 4条导体图案12的方式形成由聚酰亚胺构成的覆盖绝缘层13。在虚设图案部2中，在支承基板10上空开间隔地形成有多个带状的虚设图案15。 各虚设图案15包括由聚酰亚胺构成的带状的基底绝缘层11、由铜构成的线状的导体图案 14和带状的覆盖绝缘层13。带状的基底绝缘层11空开间隔地形成。在各基底绝缘层11上形成有导体图案14，以覆盖导体图案14的方式在基底绝缘层11上形成有覆盖绝缘层13。 在相邻的虚设图案15之间形成有狭缝状的槽部16。在槽部16中不存在基底绝缘层11和覆盖绝缘层13。在本实施方式中，虚设图案部2的导体图案14、虚设图案15和槽部16从图2的支承框FR的一方的侧部框f3到另一方的侧部框f4连续且呈直线状地延伸，且分别具有恒定宽度。图1的支承框FR的宽度Wl例如为35mm，优选为5mm 50mm，更优选为IOmm 40mm。支承框FR的长度LO例如为90mm，优选为50mm 300mm，更优选为70mm 观0讓。 端部框fl、f2的宽度Ll例如为2. 4mm，优选为Imm 10mm，更优选为2mm 5mm。另外，虚设图案部2的最大宽度L2例如为5mm，优选为3mm 10mm，更优选为 4mm 7mm。虚设图案部2的最小宽度L3例如为2mm，优选为1. Omm 4mm，更优选为1. 5mm 3mm ο在本实施方式中，多个虚设图案15和槽部16呈直线状且平行地形成，但本发明并不限定于此。多个虚设图案15和槽部16也可以形成为曲线状。另外，多个虚设图案15和槽部16也可以不是平行地形成。(3)集合体片100的制造方法接下来，说明集合体片100的制造方法。图5的(a)、图5的(b)、图6的(a)和图6的(b)是表示本实施方式的集合体片100的制造方法的一例的工序剖视图。图5和图6 对应于图2的A-A截面。首先，如图5的(a)所示，在由不锈钢构成的长条状的支承基板10上形成由聚酰亚胺构成的基底绝缘层11。也可以采用具有支承基板10和基底绝缘层11的层叠构造的双
层基材。支承基板10的材料并不限定于不锈钢，也可以采用铝(Al)等其他的金属材料。支承基板10的厚度例如为5 μ m 50 μ m，优选为10 μ m 30 μ m。基底绝缘层11的材料并不限定于聚酰亚胺，也可以采用环氧树脂等其他的树脂材料。基底绝缘层11的厚度例如为 3 μ m ~ 20 μ m, ^15 μ m ~ 15 μ m。接下来，如图5的(b)所示，通过隔着抗蚀阻剂(未图示)对基底绝缘层11进行蚀刻，在支承基板10上形成悬挂基板1用的基底绝缘层11和多个虚设图案15用的基底绝缘层11。接下来，如图6的(a)所示，利用电镀在悬挂基板1用的基底绝缘层11上形成由铜构成的导体图案12，并且在多个虚设图案15用的基底绝缘层11上分别形成由铜构成的导体图案14。导体图案12、14可以采用加成法形成，也可以采用半加成法形成，或者也可以采用减成法等其他的方法形成。导体图案12、14的材料并不限定于铜，也可以采用金(Au)、铝等其他金属或铜合金、铝合金等合金。导体图案12的厚度例如为3 μ m 16 μ m，优选为6 μ m 13 μ m。导体图案12的宽度例如为12 μ m 60 μ m，优选为16 μ m 50 μ m。此外，在以覆盖导体图案12、14和基底绝缘层11的方式在支持基板10上形成了由聚酰亚胺构成的覆盖绝缘层之后，隔着抗蚀阻剂(未图示)对覆盖绝缘层进行蚀刻。由此，如图6的(b)所示，以覆盖悬挂基板1用的导体图案12的方式在基底绝缘层11上形成覆盖绝缘层13，并且以覆盖虚设图案15用的导体图案14的方式在基底绝缘层11上形成覆盖绝缘层13。覆盖绝缘层13的材料并不限定于聚酰亚胺，也可以采用环氧树脂等其他的绝缘材料。覆盖绝缘层13的厚度例如为5 μ m 30 μ m，优选为10 μ m 20 μ m。然后，利用蚀刻将支承基板10的除了图3的悬挂主体部la、图2的虚设图案部2 和支承部SU的区域以外的区域去掉，从而形成图2所示的分离槽TR和图3所示的开口部 40以及孔部H。然后，通过将图1的长条状支承基板500切断而分离各集合体片100。由此，制成独立的集合体片100。此外，在集合体片100的连结部J处自支承框FR分离各悬挂基板1。 这样，完成多个悬挂基板1。图7是表示虚设图案部2的尺寸的剖视图。在图7的虚设图案部2中，导体图案 14的宽度wl例如为50 μ m,优选为20 μ m 200 μ m,更优选为30 μ m 100 μ m。覆盖绝缘层13的宽度w2例如为120 μ m,优选为50 μ m 300 μ m,更优选为60 μ m 200 μ m。覆盖绝缘层13的宽度w2相当于虚设图案15的宽度。槽部16的宽度w3例如为320 μ m,优选为30 μ m 1900 μ m,更优选为100 μ m 700 μ m。相邻的导体图案14间的间隔dl例如为250 μ m，优选为100 μ m 2000 μ m，更优选为 200ym 800ym。
(4)实施方式的效果在本实施方式的集合体片100中，在虚设图案部2的基底绝缘层11和覆盖绝缘层 13上形成有槽部16。由此，能够降低虚设图案部2的基底绝缘层11和覆盖绝缘层13的残余应力。结果，能够抑制集合体片100发生翘曲。(5)虚设图案部的结构的另一例图8 图12是表示虚设图案部2的结构的另一例的剖视图。以下，主要说明图 8 图12的虚设图案部与图7的虚设图案部2不同的部分。在图8的虚设图案部2中，在槽16内的支承基板10的区域内形成有狭缝状的开口 16a。开口 16a的宽度w4例如为70 μ m，优选为20 μ m 250 μ m，更优选为50 μ m 180 μ m。 开口 16a间的支承基板10的宽度w5例如为230 μ m,优选为50 μ m 2000 μ m,更优选为 110 μ m 750 μ m。在本例中，能够降低虚设图案部2的基底绝缘层11和覆盖绝缘层13的残余应力， 并且能够降低支承基板10的残余应力。结果，能够充分地抑制集合体片100发生翘曲。在图9的虚设图案部2中，在覆盖绝缘层13上形成有槽部16，在基底绝缘层11上并未形成槽部16。另外，在支承基板10上形成有多个狭缝状的开口 16b。多个狭缝状的开口 16b也可以不形成在与多个槽部16相对应的区域。在图9的例子中，多个狭缝状的开口 16b形成为与虚设图案15重合。在本例中，能够降低虚设图案部2的覆盖绝缘层13的残余应力，并且能够降低支承基板10的残余应力。结果，能够抑制集合体片100发生翘曲。在图10的虚设图案部2中，与图9的虚设图案部2相同，在覆盖绝缘层13上形成有槽部16，在基底绝缘层11上并未形成槽部16。另外，与包括多个虚设图案15和多个槽部16的区域重合地在支承基板10上形成有开口 16c。开口 16c的宽度w6例如为1500 μ m，优选为500 μ m 3000 μ m，更优选为 ΙΟΟΟμπι 2000 μ m0在本例中，能够降低虚设图案部2的覆盖绝缘层13的残余应力，并且能够降低支承基板10的残余应力。结果，能够抑制集合体片100发生翘曲。在图11的虚设图案部2中，与图9和图10的虚设图案部2相同，在覆盖绝缘层13 上形成有槽部16，在基底绝缘层11上并未形成槽部16。另外，在支承基板10上并未形成开口。在本例中，能够降低虚设图案部2的覆盖绝缘层13的残余应力。结果，能够抑制集合体片100发生翘曲。在图12的虚设图案部2中，在覆盖绝缘层11上形成有槽部16，在基底绝缘层13 上并未形成槽部16。在本例中，能够降低虚设图案部2的基底绝缘层11的残余应力。结果，能够抑制集合体片100发生翘曲。(6)实施例在以下的实施例中，制作图1 图7所示的集合体片100，测量了该集合体片100 的翘曲量。另外，在比较例中，制作具有图13所示的虚设图案部加的集合体片，测量了该集合体片的翘曲量。
实施例的集合体片100的支承基板10由不锈钢构成，基底绝缘层11和覆盖绝缘层13由聚酰亚胺构成，导体图案12、14由铜构成。实施例的集合体片100的宽度Wl (参照图1)为35mm，长度LO为90mm。支承框FR 的端部框Π、f2的宽度Ll为2. 4mm，虚设图案部2的最大宽度L2为5. 5mm，虚设图案部2 的最小宽度L3为2. 5mm。悬挂基板1的导体图案12的宽度为20 μ m，虚设图案部2的导体图案14的宽度 wl为50 μ m，基底绝缘层11和覆盖绝缘层13的宽度w2为120 μ m，槽部16的宽度w3为 320 μ m，相邻的导体图案14间的间隔dl为250 μ m。支承基板10的厚度为18 μ m，基底绝缘层11的厚度为10 μ m，导体图案12、14的厚度为12 μ m，覆盖绝缘层的厚度为4 μ m。图13是比较例的集合体片的虚设图案部的示意性的剖视图。如图13所示，在虚设图案部加中，在支承基板10上形成有基底绝缘层11，在基底绝缘层11上形成有导体图案14。以覆盖多个导体图案14的方式在基底绝缘层11上形成有覆盖绝缘层13。在基底绝缘层11和覆盖绝缘层13上并未形成槽部16。比较例的集合体片的各部分的材料和各部分的尺寸与实施例的集合体片100的各部分的材料和各部分的尺寸相同。图14是表示集合体片的翘曲量的测量方法的示意图。如图14所示，在具有水平的上表面的支承台600上载置集合体片100，利用固定构件700将支承框FR的一方的侧部框 f3固定在支承台600的上表面上。在该状态下，将从支承台600的上表面到集合体片100 的另一方的侧部框f4的端缘的高度视作翘曲量h而进行了测量。比较例的集合体片的翘曲量h也采用相同的方法测量。关于实施例的集合体片100，测量了 6个试样的翘曲量h，计算了 6个试样的翘曲量h的平均值。同样，关于比较例的集合体片，也测量了 6个试样的翘曲量h，计算了 6个试样的翘曲量h的平均值。测量结果如表1所示。表 权利要求
1.一种布线电路基板集合体片，其包括 多个布线电路基板；支承框，其将上述多个布线电路基板彼此空开间隔地以排列状态一体地支承； 虚设图案部，其设置在至少一端侧的布线电路基板与上述支承框之间的区域内， 上述多个布线电路基板和上述虚设图案部分别包括 支承基板；第一绝缘层，其形成在上述支承基板上； 多个导体图案，它们形成在上述第一绝缘层上；第二绝缘层，其以覆盖上述多个导体图案的方式形成在上述第一绝缘层上， 上述虚设图案部的上述第一绝缘层和上述第二绝缘层的至少一方具有槽部。
2.根据权利要求1所述的布线电路基板集合体片，其中，在上述虚设图案部的相邻的导体图案间的区域中的上述第二绝缘层上形成有上述槽部。
3.根据权利要求1所述的布线电路基板集合体片，其中，在上述虚设图案部的相邻的导体图案间的区域中的上述第一绝缘层上形成有上述槽部。
4.根据权利要求1所述的布线电路基板集合体片，其中， 在上述虚设图案部中的上述支承基板上还形成有开口。
5.根据权利要求1所述的布线电路基板集合体片，其中，上述支承框包括大致平行的一对第一框部和与上述第一框部大致垂直的一对第二框部，上述多个布线电路基板沿与上述一对第一框部平行的方向排列地设置；上述虚设图案部设置在至少一端侧的布线电路基板与上述一对第二框部中的一个第二框部之间的区域内，上述虚设图案部中的上述导体图案和上述槽部沿自上述一第一框部向另一第一框部的方向延伸地形成。
6.根据权利要求1所述的布线电路基板集合体片，其中， 上述布线电路基板是带电路的悬挂基板。
7.—种布线电路基板集合体片的制造方法，该布线电路基板集合体片包括多个布线电路基板；支承框，其将上述多个布线电路基板彼此空开间隔地以排列状态一体地支承； 虚设图案部，其设置在至少一端侧的布线电路基板与上述支承框之间的区域内，该制造方法包括下述工序在支承基板上形成与上述多个布线电路基板和上述虚设图案部相对应的第一绝缘层；在与上述多个布线电路基板相对应的第一绝缘层上和与上述虚设图案部相对应的第一绝缘层上分别形成多个导体图案；以分别覆盖与上述多个布线电路基板相对应的多个导体图案和与上述虚设图案部相对应的导体图案的方式，在上述第一绝缘层上形成第二绝缘层，上述虚设图案部的上述第一绝缘层和上述第二绝缘层的至少一方具有槽部。
8.根据权利要求7所述的布线电路基板集合体片的制造方法，其中，形成上述第二绝缘层的工序包含如下工序在上述虚设图案部的相邻的导体图案间的区域中的上述第二绝缘层上形成上述槽部。
9.根据权利要求7所述的布线电路基板集合体片的制造方法，其中，形成上述第一绝缘层的工序包含如下工序在上述虚设图案部的相邻的导体图案间的区域中的上述第一绝缘层上形成上述槽部。
10.根据权利要求7所述的布线电路基板集合体片的制造方法，其中， 该制造方法还包括在上述虚设图案部的上述支持基板上形成开口的工序。
全文摘要
本发明提供一种布线电路基板集合体片及其制造方法。在带电路的悬挂基板集合体片的至少一端侧的带电路的悬挂基板与支承框之间的区域设有虚设图案部。在虚设图案部上，在支承基板上形成有基底绝缘层。在基底绝缘层上形成有多个导体图案，以覆盖各导体图案的方式在各基底绝缘层上形成覆盖绝缘层。虚设图案部中的基底绝缘层和覆盖绝缘层的至少一方具有槽部。
文档编号H05K3/00GK102378490SQ20111022501
公开日2012年3月14日 申请日期2011年8月4日 优先权日2010年8月6日
发明者井原辉一, 寺田直弘, 石井淳 申请人:日东电工株式会社