专利名称：一种待加工pcb板材及pcb的制作方法
技术领域：
本实用新型涉及待加工PCB板材及PCB。
背景技术：
PCB板即为印刷电路板，几乎会出现在每一种电子设备中。而电子零件就镶在大小各异的PCB上。随着电子设备越来越复杂，需要的零件越来越多，PCB板上的线路与零件也越来越密集。现有PCB板的加工过程中常常需要按照客户要求在PCB板边再加约5-10_的工艺边，然后在工艺边和PCB板之间进行V-⑶T操作，以方便PCB板的制造和后续PCB装配，装配完成后，可以利用上述的V-CUT操作留下的槽将该工艺边很方便的掰掉。但是目前的PCB板制作过程中，操作员往往会忘记V-⑶T这一步骤的操作，而在此后的检测过程由于是靠人工目视检测来判断有没有进行V-CUT操作，因此导致在掰工艺边时将整个PCB毁坏；此外，采用人工目测对V-CUT操作进行检测的工作相当的费时费力。·
实用新型内容本实用新型主要解决的技术问题是提供一种能够减少V-CUT遗漏的PCB板材及PCB。为解决上述技术问题，本实用新型采用的一个技术方案是一种待加工PCB板材，包括PCB板；工艺边，所述工艺边设置在所述PCB板的边沿；所述PCB板包括作为地层的大铜皮；所述工艺边上设置有导体测试点，所述导体测试点与大铜皮通过导体线路进行电连接。为解决上述技术问题，本实用新型采用的另一个技术方案是一种PCB，包括作为地层的大铜皮，所述PCB侧边设有导体线路，所述导体线路一端与大铜皮电连接的，另一端用于连接至工艺边上的导体测试点。本实用新型的有益效果是区别于现有技术的情况，本实用新型在PCB板的工艺边上设置有测试V-CUT是否遗漏用的导体测试点，而所述导体测试点电连接至PCB上的地层，通过检测导体测试点与PCB地层之间是否短路就知道V-CUT是否遗漏或是否不合格，这样就可以通过100%的电学测试来对遗漏V-⑶T的PCB板进行返工，从而防止后续PCB板在去除工艺边时被损坏；大大提高V-CUT检测的工作效率，防止人工目测可能导致的遗漏事件发生；同时可以实现PCB的批量化测试。
图I是本实用新型待加工PCB板材一实施例的平面示意图。图2是本实用新型进行V-⑶T操作前PCB板的截面示意图。图3是本实用新型进行V-⑶T操作后PCB板的截面示意图。
具体实施方式
[0011]
以下结合附图详细描述本实用新型的具体实施方式
。[0012]如图I所示，本实用新型待加工PCB板材一实施例包括[0013]PCB板 I;[0014]工艺边2，所述工艺边2设置在所述PCB板I的边沿；[0015]所述PCB板I包括作为地层的大铜皮3 ；[0016]所述工艺边上设置有导体测试点4，所述导体测试点4与大铜皮3通过导体线路5 进行电连接。[0017]如图I所示，本实用新型实施例所述PCB板I以及测试的步骤如下[0018]步骤一 PCB板I设计完毕之后，通过查看PCB板I上大铜皮3的位置，确定在现有工艺边2的最合适的位置上设置导体测试点4。例如，可以在工艺边2上设置一个导体测试点4 ;为了提高测试的可靠性，可以在工艺边2上设计两个或者两个以上的导体测试点4 ; PCB板I四周都可以设有工艺边2，每个工艺边2都可以设置一个或者多个导体测试点4，因此，PCB板材可以在四侧的四个工艺边均设有导体测试点，且每个导体测试点均与大铜皮通过导体线路进行电连接。[0019]步骤二 在即将进行V-CUT切割的地方，设置导体线路5，用导体线路5把导体测试点4与大铜皮3连接起来。导体测试点4的形状可以为圆形或方形等各种几何图形。[0020]步骤三在利用完工艺边2后，在需要对工艺边2进行掰除时，进行V-⑶T切割，正常的V-CUT切割会割断导体线路5，若没有进行V-CUT切割或切割不好，导体线路5仍然是连续的线路；[0021]步骤四测试V-CUT切割是否被遗漏或切割不合格，即对大铜皮3和导体测试点4 进行测试，可以用两个探针对该结构进行测试，也可以用两个电刷对该结构进行测试，当测试结果表明该导体测试点4与大铜皮3开路时，表明PCB板I完成了 V-CUT切割并且切割正常；若测试结果表明该导体测试点4与大铜皮3短路时，则表明PCB板I未完成V-CUT切割或切割不正常，需要提醒作业者返工处理。[0022]如图2所示，本实用新型实施例所述的PCB板I在未进行V-CUT操作前的截面结构。此时PCB板I与工艺边2连为一体。确定V-⑶T位置可以有多种方法，可以在生产PCB 板I时，提前在PCB板I上印刷对应的V-⑶T的印刷线，也可以按照V-⑶T到工艺边2的边沿的距离确定V-⑶T的位置。[0023]如图3所示，本实用新型实施例所述的PCB板I在进行V-CUT操作后的截面结构。 处于横跨工艺边2与PCB板I之间V-CUT位置的所述导体线路5的厚度小于或等于V-CUT 的底端到所述导体线路上表面的垂直距离。这样就能够保证在进行V-CUT操作时，导体线路5被彻底的断开。[0024]本实用新型实施例通过在工艺边2上设置导体测试点4，所述导体测试点4与大铜皮3通过导体线路5进行电连接。通过测试导体线路5的导通与否，可以判断所述PCB是否进行了 V-CUT操作，从而可以确定PCB进行V-CUT操作的状况，降低了因为人工目测可能导致的失误，也提高了判断的效率，同时可以实现PCB的批量化测试。[0025]本实用新型PCB —实施例包括[0026]PCB侧边设有导体线路，导体线路一端与大铜皮电连接的，另一端用于连接至工艺边上的导体测试点，位于PCB侧边沿的导体线路的厚度小于或等于V-CUT的底端到所述导体线路上表面的垂直距离，PCB四侧均设有与PCB侧边垂直排布的导体线路。 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。·
权利要求1.一种待加工PCB板材,包括PCB 板；工艺边，所述工艺边设置在所述PCB板的边沿；所述PCB板包括作为地层的大铜皮；其特征在于，所述工艺边上设置有导体测试点，所述导体测试点与大铜皮通过导体线路进行电连接。
2.根据权利要求I所述的待加工PCB板材，其特征在于，处于横跨工艺边与PCB板之间 V-CUT位置的所述导体线路的厚度小于或等于V-CUT的底端到所述导体线路上表面的垂直 距离。
3.根据权利要求I所述的待加工PCB板材，其特征在于，所述导体测试点为圆形或方形。
4.根据权利要求I所述的待加工PCB板材，其特征在于，所述PCB板材四侧的四个工艺边均设有导体测试点，每个导体测试点均与大铜皮通过导体线路进行电连接。
5.—种PCB，包括作为地层的大铜皮，其特征在于，所述PCB侧边设有导体线路，所述导体线路一端与大铜皮电连接的，另一端用于连接至工艺边上的导体测试点。
6.根据权利要求5所述的PCB，其特征在于，位于PCB侧边沿的所述导体线路的厚度小于或等于V-CUT的底端到所述导体线路上表面的垂直距离。
7.根据权利要求5所述的PCB，其特征在于，所述PCB四侧均设有与PCB侧边垂直排布的导体线路。
专利摘要本实用新型公开一种PCB板材及PCB。所述PCB板材包括PCB板；工艺边，所述工艺边设置在所述PCB板的边沿；所述PCB板包括作为地层的大铜皮；所述工艺边上设置有导体测试点，所述导体测试点与大铜皮通过导体线路进行电连接。这样可以大大提高工作效率，确保V-CUT操作不被遗漏。
文档编号H05K1/02GK202679782SQ20112051285
公开日2013年1月16日 申请日期2011年12月9日 优先权日2011年12月9日
发明者黄越 申请人:深圳创维数字技术股份有限公司