配线电路基板的制作方法

配线电路基板的制作方法
【专利摘要】本发明提供一种配线电路基板，依次包括：金属支承层；第1绝缘层；导体图案；以及第2绝缘层。第1绝缘层具有第1开口部，使导体图案的表面暴露。第2绝缘层具有第2开口部，使导体图案的表面暴露，并且，在沿厚度方向进行投影时第2开口部的至少一部分与第1开口部重叠。导体图案的厚度方向的另一侧的表面的经由第1开口部暴露的部分构成为第1端子部，导体图案的厚度方向的一侧的表面的经由第2开口部暴露的部分构成为第2端子部。金属支承层包括第3开口部和增强部，第3开口部使第1端子部和第1绝缘层的覆盖与第1端子部相连续的导体图案的覆盖部分暴露，增强部配置于覆盖部分的厚度方向的另一侧的表面并以自金属支承层连续的方式设置。
【专利说明】配线电路基板

【技术领域】
[0001] 本发明涉及一种配线电路基板，详细而言，本发明涉及一种适合用作带电路的悬 挂基板的配线电路基板。

【背景技术】
[0002] 通常，在用于电子?电气设备等中的配线电路基板上形成有用于与外部端子相连 接的端子部。
[0003] 近年来，为了应对电子?电气设备的高密度化和小型化，正在普及端子部不是仅 形成在导体图案的单面、在该导体图案的导电性引线的两面都形成端子部而成的飞线（日 文：7 9 4 >夕'^一卜'')，例如，公知有在用于硬盘驱动器的带电路的悬挂基板等中使导电 性引线的两面暴露而将端子部形成为飞线的情况。并且，对于那样的形成为飞线的端子部， 例如，使用超声波接合装置等对该端子部施加超声波振动而使其与外部端子相接合。
[0004] 然而，由于形成为飞线的端子部的导电性引线的两面暴露，因此，易于传递超声 波，适合于基于超声波振动的接合，但存在物理强度较弱，应力容易集中于端子部的端部而 断线这样的不良情况。因此，研究了各种能够抑制飞线的断线的带电路的悬挂基板。
[0005] 例如，提出有一种将弹簧金属突起（日文：《' ft金属島）电连接且机械连接于导电 性引线的两面暴露而成的飞线区域而增强飞线区域中的导电性引线的磁头悬架（例如参 照日本特表2007 - 537562号公报）。
[0006] 但是，在日本特表2007 - 537562号公报所记载的磁头悬架中，由于在飞线区域中 的导电性引线上连接有弹簧金属突起，因此，超声波向飞线区域中的导电性引线的传递受 到阻碍，从而有时难以利用超声波振动进行接合。
[0007] 另一方面，若提高超声波接合装置的输出，则能够利用超声波振动来将与弹簧金 属突起相连接的导电性引线和外部端子接合，但会存在使超声波接合装置的夹具磨损加剧 这样的不良情况。


【发明内容】

[0008] 因此，本发明的目的在于，提供一种配线电路基板：能够利用超声波振动来将第1 端子部或第2端子部和外部端子可靠地接合，并且能够抑制导体图案的断线。
[0009] 本发明提供一种配线电路基板，其特征在于，该配线电路基板包括：金属支承层； 第1绝缘层，其形成于金属支承层的厚度方向的一侧的表面；导体图案，其形成于第1绝缘 层的厚度方向的一侧的表面；以及第2绝缘层，其形成于导体图案的厚度方向的一侧的表 面，第1绝缘层具有第1开口部，该第1开口部使导体图案的厚度方向的另一侧的表面自第 1绝缘层暴露，第2绝缘层具有第2开口部，该第2开口部配置为：使导体图案的厚度方向 的一侧的表面自第2绝缘层暴露，并且，在沿厚度方向进行投影时该第2开口部的至少一部 分与第1开口部重叠，导体图案的厚度方向的另一侧的表面的经由第1开口部暴露的部分 构成为第1端子部，导体图案的厚度方向的一侧的表面的经由第2开口部暴露的部分构成 为第2端子部，金属支承层包括第3开口部和增强部，该第3开口部使第1端子部和第1绝 缘层的覆盖与第1端子部相连续的导体图案的覆盖部分暴露，该增强部配置于覆盖部分的 厚度方向的另一侧的表面并以自金属支承层连续的方式设置。
[0010] 采用这样的结构，导体图案具有经由第1开口部暴露的第1端子部和经由第2开 口部暴露的第2端子部，第1端子部和第2端子部形成飞线。因此，例如，在利用超声波接 合装置等以超声波振动的方式将第1端子部和外部端子接合、或将第2端子部和外部端子 接合时，能够在不使超声波接合装置的输出过度增大的情况下将第1端子部和外部端子接 合起来、或将第2端子部和外部端子接合起来。也就是说，能够抑制超声波接合装置的夹具 的磨损并能够将第1端子部和外部端子可靠地接合起来、或将第2端子部和外部端子可靠 地接合起来。
[0011] 另外，第3开口部使第1端子部和第1绝缘层的覆盖与第1端子部相连续的导体 图案的覆盖部分暴露，增强部配置于覆盖部分的厚度方向的另一侧的表面。
[0012] 因此，增强部能够经由覆盖部分而增强飞线（导体图案）的位于第1开口部的端 缘部的部分的物理强度。其结果，即使在第1开口部的端缘部应力集中于飞线，也能够抑制 导体图案断线，进而能够谋求提高导体图案的连接可靠性。
[0013] 因而，能够在不使超声波接合装置的输出过度增大的情况下利用超声波振动将第 1端子部和外部端子可靠地接合起来、或将第2端子部和外部端子可靠地接合起来，且能够 抑制飞线（导体图案）的断线。
[0014] 另外，在本发明的配线电路基板中，优选的是，增强部是自第3开口部的端缘朝向 第3开口部的内侧突出的突出部。
[0015] 采用这样的结构，结构简单，并且突出部能够经由覆盖部可靠地增强飞线（导体 图案）的位于第1开口部的端缘部的部分。

【专利附图】

【附图说明】
[0016] 图1是作为本发明的配线电路基板的第1实施方式的带电路的悬挂基板的俯视 图。
[0017] 图2A是图1所示的带电路的悬挂基板的外部连接部的俯视图。图2B是图2A所示 的带电路的悬挂基板的外部连接部的仰视图。图2C是图2B所示的外部侧端子的仰视图， 是在图2B中被圆包围的部分的放大图。
[0018] 图3A?图3D是用于说明图1所示的带电路的悬挂基板的制造方法的工序图，是 图2C的X - X剖视图，图3A表示准备支承基板的工序，图3B表示形成基底绝缘层的工序， 图3C表示形成导体图案的工序，图3D表示形成覆膜的工序。
[0019] 图4E?图41是接着图3A?图3D继续说明用于制造图1所示的带电路的悬挂基 板的方法的工序图，图4E表示隔着光掩模而对覆膜进行曝光的工序，图4F表示对覆膜进行 显影而形成规定图案的覆盖绝缘层的工序，图4G表示在支承基板上形成基板侧开口部的 工序，图4H表示在基底绝缘层上形成基底侧开口部的工序，图41表示在第1端子部和第2 端子部上形成镀层的工序。
[0020] 图5A是作为本发明的配线电路基板的第2实施方式的带电路的悬挂基板的外部 侧端子的仰视图。图5B是作为本发明的配线电路基板的第3实施方式的带电路的悬挂基 板的外部侧端子的仰视图。
[0021] 图6A?图6D是用于说明作为本发明的配线电路基板的第4实施方式的带电路的 悬挂基板的制造方法的工序图，图6A表示准备支承基板的工序，图6B表示形成基底绝缘层 的工序，图6C表示形成导体图案的工序，图6D表示形成覆膜的工序。
[0022] 图7E?图7H是接着图6A?图6D继续说明用于制造带电路的悬挂基板的方法的 工序图，图7E表示隔着光掩模而对覆膜进行曝光的工序，图7F表示对覆膜进行显影而形成 规定图案的覆盖绝缘层的工序，图7G表示在支承基板上形成基板侧开口部的工序，图7H表 示在基底绝缘层上形成基底侧开口部的工序。

【具体实施方式】
[0023] 如图1所示，作为配线电路基板的一个例子的带电路的悬挂基板1安装有硬盘驱 动器的磁头（未图示），以对抗磁头与磁盘相对运动时的气流地在该磁头与磁盘之间保持 微小的间隔的方式支承该磁头，该带电路的悬挂基板形成有与其成为一体的、用于将磁头 和作为外部电路的读写基板相连接的配线。
[0024] 带电路的悬挂基板1形成为沿长度方向延伸的俯视大致矩形的平带形状。带电路 的悬挂基板1包括：滑撬搭载部2,其配置于带电路的悬挂基板1的长度方向一侧，用于搭 载具有磁头（未图示）的滑撬（未图示）；外部连接部3,其配置于带电路的悬挂基板1的 长度方向另一侧，用于与读写基板40电连接；以及配线部4,其在滑撬搭载部2与外部连接 部3之间沿带电路的悬挂基板1的长度方向延伸。
[0025] 此外，在以下的说明中，在提及方向时，将设有滑撬搭载部2的一侧（图1中的纸 面左侧）作为带电路的悬挂基板1的前侧，将设有外部连接部3的一侧（图1中的纸面右 侦D作为带电路的悬挂基板1的后侧。另外，以自前侧看带电路的悬挂基板1时为基准来 规定左右，将图1中的纸面上侧作为带电路的悬挂基板1的左侧（宽度方向的一侧），将图 1中的纸面下侧作为带电路的悬挂基板1的右侧（宽度方向的另一侧）。另外，在图1中， 将纸面前侧作为带电路的悬挂基板1的上侧（厚度方向的一侧），将纸面进深侧作为带电路 的悬挂基板1的下侧（厚度方向的另一侧）。
[0026] 也就是说，将带电路的悬挂基板1的长度方向作为前后方向，将带电路的悬挂基 板1的宽度方向作为左右方向，将带电路的悬挂基板1的厚度方向作为上下方向。
[0027] 如图41所示，这样的带电路的悬挂基板1具有层叠构造，具体而言，带电路的悬挂 基板1通过自下侧朝向上侧地依次层叠作为金属支承层的一个例子的支承基板10、作为第 1绝缘层的一个例子的基底绝缘层11、导体图案12以及作为第2绝缘层的一个例子的覆盖 绝缘层13而形成。
[0028] 支承基板10由例如不锈钢、42合金、铝、铜一铍以及磷青铜等金属材料形成，优选 由不锈钢形成。另外，支承基板10形成为沿前后方向延伸的俯视大致矩形形状的大致平板 形状（参照图1)。另外，支承基板10的厚度例如为10 μ m以上，且例如为50 μ m以下，优选 为25 μ m以下。
[0029] 另外，如图2B和图2C所示，支承基板10在与外部连接部3相对应的部分上具有 作为第3开口部的一个例子的基板侧开口部15和作为增强部的一个例子的突出部16。
[0030] 如图2B所示，基板侧开口部15形成于支承基板10的后端部的右侧部分。基板侧 开口部15形成为沿前后方向延伸的仰视大致矩形形状，并沿上下方向贯穿支承基板10(参 照图41)。
[0031] 突出部16与多个外部侧端子7 (后述）相对应，并在基板侧开口部15的左右方向 两端缘上分别设有多个。具体而言，突出部16以在前后方向上互相隔开等间隔的方式在基 板侧开口部15的左端缘和右端缘上分别各并列配置有多个（6个）。另外，设于基板侧开口 部15的左端缘的突出部16和设于基板侧开口部15的右端缘的突出部16以在沿左右方向 进行投影时对齐的方式配置。
[0032] 也就是说，相对于每个外部侧端子7都设有左右1对突出部16,多对阳对）突出 部16以在前后方向上互相隔开等间隔的方式并列配置。
[0033] 1对突出部16分别形成为自基板侧开口部15的左右方向端缘朝向基板侧开口部 15的内侧突出的仰视大致圆弧形状。也就是说，各突出部16以自支承基板10连续的方式 与支承基板10设置成一体。
[0034] 另外，突出部16的前后方向尺寸C例如为10 μ m以上，优选为30 μ m以上，且例如 为200 μ m以下，优选为160 μ m以下。另夕卜，突出部16的左右方向尺寸D例如为3 μ m以上， 优选为5μηι以上，且例如为130μηι以下，优选为70μηι以下。
[0035] 此外，在本实施方式中，各突出部16的前后方向尺寸C均形成为相同尺寸，各突出 部16的左右方向尺寸D均形成为相同尺寸。
[0036] 如图41所不，基底绝缘层11层置于支承基板10的上表面，在支承基板10的上表 面，在基底绝缘层11的要形成导体图案12的部分上形成有规定的图案。基底绝缘层11由 例如聚酰亚胺、聚酰胺一酰亚胺、丙烯、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯（PET)、聚萘 二甲酸乙二醇酯、聚氯乙烯等合成树脂等形成。从尺寸热稳定性等观点来看，基底绝缘层11 优选由聚酰亚胺形成。另外，基底绝缘层11的厚度例如为2μπι?20μπι。
[0037] 另外，如图2Β所示，在基底绝缘层11中的与支承基板10的基板侧开口部15相对 应的部分上形成有作为第1开口部的一个例子的基底侧开口部18。
[0038] 基底侧开口部18形成为沿前后方向延伸的仰视大致矩形形状，并沿上下方向贯 穿基底绝缘层11 (参照图41)。另外，基底侧开口部18的如后方向尺寸和左右方向尺寸分 别形成得比基板侧开口部15的前后方向尺寸和左右方向尺寸短。
[0039] 并且，基底侧开口部18以在沿上下方向进行投影时基底侧开口部18的投影面全 部包含在基板侧开口部15内的方式配置。由此，在沿上下方向进行投影时，在基底侧开口 部18的周端缘与基板侧开口部15的周端缘之间划分有基底绝缘层11上的基底侧开口部 18的自基板侧开口部15暴露的周端部19(以下，简称作周端部19。）。也就是说，基底侧 开口部18的周端部19经由基板侧开口部15而自下侧暴露。
[0040] 更详细而言，周端部19具有作为右侧的周端部的右侧周端部25、作为左侧的周端 部的左侧周端部26(覆盖部分的一个例子）、作为前侧的周端部的前侧周端部以及作为后 侧的周端部的后侧周端部。
[0041] 如图41所示，右侧周端部25和左侧周端部26分别以与各突出部16的上侧邻接 的方式配置于各突出部16的上侧。也就是说，各突出部16配置于所对应的右侧周端部25 或左侧周端部26的下表面。
[0042] 另外，如图2C所示，右侧周端部25和左侧周端部26的左右方向尺寸Ε相对于突 出部16的左右方向尺寸D的比率分别例如为0. 8以上，优选为1以上，进一步优选为2以 上，特别优选为8以上，且例如为20以下，优选为12以下。
[0043] 若右侧周端部25和左侧周端部26的左右方向尺寸E相对于突出部16的左右方 向尺寸D的比率分别在上述下限值以上，则能够抑制后述的第1端子部20与突出部16相 接触，若在上述上限值以下，则能够可靠地确保后述的第1端子部20的暴露面积。
[0044] 另外，右侧周端部25和左侧周端部26的左右方向尺寸E例如为50 μ m以上，优选 为90 μ m以上，且例如为150 μ m以下，优选为110 μ m以下。
[0045] 此外，在本实施方式中，右侧周端部25和左侧周端部26的左右方向尺寸E形成为 相同尺寸。
[0046] 如图41所示，导体图案12层叠于基底绝缘层11的上表面，并由例如铜、镍、金、软 钎料或上述材料的合金等导体材料等形成。导体图案12优选由铜形成。另外，导体图案12 的厚度例如为3μηι以上,优选为5μηι以上，且例如为30μηι以下,优选为20μηι以下。
[0047] 另外，导体图案12以规定的配线电路图案形成于基底绝缘层11的上表面，具体而 言，如图1所示，导体图案12包括多个出个）磁头侧端子6、多个出个）外部侧端子7以 及多条（6条）配线8。
[0048] 多个磁头侧端子6以在左右方向上互相隔开等间隔的方式并列配置于滑撬搭载 部2。磁头侧端子6形成为俯视大致矩形形状（方形接线片）。磁头侧端子6用于与滑撬 (未图示）的磁头（未图示）电连接。
[0049] 如图2Α所示，多个外部侧端子7以在前后方向上互相隔开间隔的方式并列配置于 外部连接部9。如图2C所示，各外部侧端子7均形成为俯视大致矩形形状（方形接线片）。
[0050] 另外，外部侧端子7 (第1端子部20 (后述））的前后方向尺寸Α (宽度）相对于突 出部16的前后方向尺寸C的比率例如为0. 8以上，优选为1以上，且例如为5以下，优选为 5以下，进一步优选为3以下。
[0051] 若外部侧端子7的前后方向尺寸A(宽度）相对于突出部16的前后方向尺寸C的 比率在上述下限值以上，则能够谋求增大第1端子部20 (后述）的面积，若在上述上限值以 下，则能够利用突出部16来可靠地增强导体图案12的位于基底侧开口部18的左右方向端 缘部的部分。
[0052] 另外，外部侧端子7的前后方向尺寸A(宽度）例如为80 μ m以上，优选为140 μ m 以上，且例如为300 μ m以下，优选为250 μ m以下。
[0053] 另外，第1端子部20 (后述）的左右方向尺寸B相对于突出部16的左右方向尺寸 D的比率例如为5以上，优选为8以上，进一步优选为10以上，且例如为200以下，优选为 60以下，进一步优选为30以下。
[0054] 若第1端子部20 (后述）的左右方向尺寸B相对于突出部16的左右方向尺寸D 的比率在上述下限值以上，则能够谋求增大第1端子部20 (后述）的面积，若在上述上限值 以下，则能够利用突出部16来可靠地增强导体图案12的位于基底侧开口部18的左右方向 端缘部的部分。
[0055] 另外，第1端子部20(后述）的左右方向尺寸B例如为300μπι以上，优选为460μπι 以上，且例如为2000 μ m以下，优选为1000 μ m以下。
[0056] 另外，如图2B所示，多个外部侧端子7之间的间隔设定为，相对于外部侧端子7的 前后方向尺寸A的比率例如为0. 8以上，优选为1以上，且例如为4以下，优选为3以下。
[0057] 若多个外部侧端子7之间的间隔相对于外部侧端子7的前后方向尺寸A的比率在 上述下限值以上，则能够抑制彼此相邻的外部侧端子7的短路，若在上述上限值以下，则能 够谋求提高各外部侧端子7的第1端子部20与外部端子（未图示）之间的连接可靠性。
[0058] 另外，各外部侧端子7以自下侧看时在左右方向上跨越基底侧开口部18且与所对 应的1对突出部16相重叠的方式配置。另外，各外部侧端子7的前后方向中央部分和所对 应的1对突出部16的前后方向中央部分在上下方向上大致对齐。
[0059] 由此，外部侧端子7的下表面的宽度方向大致中央部分经由基板侧开口部15和基 底侧开口部18而自下侧暴露而构成用于与外部端子（未图示）相连接的第1端子部20。 也就是说，基板侧开口部15使第1端子部20、基底绝缘层11上的基底侧开口部18的周端 部19自下侧暴露，基底侧开口部18使第1端子部20自基底绝缘层11暴露。
[0060] 另外，如图2A所示，各外部侧端子7的上表面的宽度方向大致中央部分经由覆盖 侧开口部27(后述）自上侧暴露而构成用于与外部端子（未图示）相连接的第2端子部 21。
[0061] 也就是说，各外部侧端子7的左右方向中央部分的下表面（第1端子部20)自基 板侧开口部15和基底侧开口部18暴露，且各外部侧端子7的左右方向中央部分的上表面 (第2端子部21)自覆盖侧开口部27(后述）暴露，由此构成飞线。
[0062] 此外，外部侧端子7的左端部23自下侧看时由基底绝缘层11上的基底侧开口部 18的左侧周端部26和支承基板10上的基板侧开口部15的左侧周端部覆盖，外部侧端子7 的右端部22自下侧看时由基底绝缘层11上的基底侧开口部18的右侧周端部25和支承基 板10上的基板侧开口部15的右侧周端部覆盖。
[0063] 另外，如图41所示，在外部侧端子7的左右方向中央部分（第1端子部20、第2端 子部21以及外部侧端子7的与第1端子部20、第2端子部21相连续的两侧面）设有镀层 24。
[0064] 镀层24由例如镍、金等形成，镀层24的厚度例如为0. 05 μ m以上，优选为0. 1 μ m 以上，且例如为5 μ m以下，优选为3 μ m以下。另外，镀层24既可以由单个镀层形成，也可 以由多个镀层层叠而形成。
[0065] 并且，如图1所示，第1端子部20和读写基板40的外部端子（未图示）电连接、 或第2端子部21和读写基板40的外部端子（未图示）电连接。
[0066] 多条配线8以将多个磁头侧端子6和多个外部侧端子7相连接的方式设置。详细 而言，多条配线8以在左右方向上互相隔开间隔的方式并列配置于配线部4,并以沿前后方 向延伸的方式形成。并且，配线8在滑撬搭载部2中向左右方向两外侧鼓出，之后向前侧延 伸，之后，向左右方向内侧延伸，然后向后侧折回，配线8的后端部与磁头侧端子6的前端部 相连接。另外，配线8在外部连接部9中向右侧弯曲，之后，配线8的右端部与外部侧端子 7的左端部23相连接（参照图2B和图2C)。此外，配线8形成为宽度窄于磁头侧端子6的 宽度和外部侧端子7的宽度。
[0067] 如图41所示，覆盖绝缘层13以自上侧覆盖导体图案12的方式层叠于基底绝缘层 11的上表面。
[0068] 覆盖绝缘层13由与基底绝缘层11相同的合成树脂形成，优选由聚酰亚胺形成。覆 盖绝缘层13的厚度例如为2 μ m?20 μ m。
[0069] 另外，在覆盖绝缘层13上形成有用于使磁头侧端子6自上侧暴露的磁头侧端子暴 露口（未图示）和如图2A所示那样作为用于使外部侧端子7的第2端子部21自上侧暴露 的第2开口部的一个例子的覆盖侧开口部27。
[0070] 覆盖侧开口部27形成为与基底侧开口部18大致相同的形状和尺寸，并以在沿上 下方向进行投影时与基底侧开口部18对齐的方式在上下方向上贯穿覆盖绝缘层13地形成 于覆盖绝缘层13的后端部的右侧部分。
[0071] 由此，覆盖绝缘层13形成于导体图案12的配线8的上表面并使多个磁头侧端子 6和多个外部侧端子7 (第2端子部21)分别暴露。
[0072] 接下来，参照图3A?图41说明这样的带电路的悬挂基板1的制造方法。
[0073] 在带电路的悬挂基板1的制造方法中，首先，如图3A所示，准备支承基板10。
[0074] 接着，如图3B所不，在支承基板10的上表面上以规定图案形成基底绝缘层11。
[0075] 为了在支承基板10的上表面上形成基底绝缘层11，例如，在支承基板10的上表 面上涂敷作为基底绝缘层11的材料的感光性的合成树脂的溶液（清漆）并使该溶液（清 漆）干燥，从而形成感光性的基底覆膜。接着，隔着未图示光掩模对感光性的基底覆膜进行 曝光。光掩模的图案包括遮光部分和光全透过部分，光掩模配置为光全透过部分与基底覆 膜上的要形成基底绝缘层11的部分相对，遮光部分与基底覆膜上的不形成基底绝缘层11 的部分相对。之后，对曝光后的基底覆膜进行显影，并对显影后的基底覆膜进行加热固化。
[0076] 由此，在支承基板10的上表面上以规定图案形成基底绝缘层11。
[0077] 接着，在基底绝缘层11的上表面上如图3C所示那样形成导体图案12。
[0078] 为了在基底绝缘层11的上表面上形成导体图案12,使用例如减去法、添加法等公 知的图案形成法来将导体图案12形成于基底绝缘层11的上表面即可，优选使用添加法。
[0079] 由此，在基底绝缘层11的上表面上形成包括多个磁头侧端子6、多个外部侧端子7 以及多条配线8在内的导体图案12 (参照图1)。
[0080] 此外，从抑制导体图案12向覆盖绝缘层13扩散的观点考虑，优选导体图案12被 镀层（例如镀镍层）覆盖。像这样利用镀层来覆盖导体图案12,例如可以使用电解电镀和 非电解镀中的任意一种方法，优选使用非电解镀。
[0081] 接着，将具有覆盖侧开口部27和磁头侧端子暴露口（未图示）的覆盖绝缘层13 如图4F所示那样形成于基底绝缘层11的上表面。
[0082] 为了将这样的覆盖绝缘层13形成于基底绝缘层11的上表面，例如，首先，如图3D 所示，将作为覆盖绝缘层13的材料的感光性的合成树脂（清漆）涂敷在导体图案12和基底 绝缘层11的上表面上并使该感光性的合成树脂（清漆）干燥，从而形成感光性的覆膜29。
[0083] 接着，如图4E所示，将光掩模（未图示）自上侧以彼此隔开间隔的方式且与覆膜 29上的要形成覆盖侧开口部27的部分和覆膜29上的要形成磁头侧端子暴露口（未图示） 的部分分别相对的方式配置于上述各部分。
[0084] 之后，隔着光掩模（未图示）对感光性的覆膜29进行曝光、显影，之后，对其进行 加热固化。
[0085] 由此，如图4F所示，在基底绝缘层11的上表面上形成具有磁头侧端子暴露口（未 图示）和覆盖侧开口部27的覆盖绝缘层13。
[0086] 这样一来，导体图案12的外部侧端子7的第2端子部21经由覆盖绝缘层13的覆 盖侧开口部27而自上侧暴露，且导体图案12的磁头侧端子6经由磁头侧端子暴露口（未 图示）而自上侧暴露。另外，导体图案12的多条配线8被覆盖绝缘层13覆盖。
[0087] 接着，如图4G所示，去除支承基板10的局部，从而在支承基板10上形成基板侧开 口部15和多个突出部16。
[0088] 为了形成基板侧开口部15和多个突出部16,能够使用例如干蚀刻（例如，等离子 体蚀刻）、湿蚀刻（例如，化学蚀刻）等蚀刻法、例如钻头穿孔、激光加工等，优选使用湿蚀 刻。
[0089] 由此，在支承基板10上形成有基板侧开口部15和多个突出部16。
[0090] 接着，在基底绝缘层11的下表面的经由基板侧开口部15暴露的部分形成抗蚀涂 层（未图示）。抗蚀涂层（未图示）以自下侧看沿着基底绝缘层11上的基底侧开口部18 的周端缘包围基底绝缘层11的要形成基底侧开口部18的部分的方式沿着基板侧开口部15 和多个突出部16的端缘配置。
[0091] 接着，如图4H所示，利用例如湿蚀刻（例如，化学蚀刻）等上述蚀刻法来去除基底 绝缘层11的自抗蚀涂层（未图示）暴露的部分（要形成基底侧开口部18的部分）。
[0092] 此外，在湿蚀刻过程中，支承基板10和抗蚀涂层（未图示）这两者将基底绝缘层 11中的除了要形成基底侧开口部18的部分以外的部分遮蔽，而阻止对基底绝缘层11 (基底 侧开口部18的周端部19)进行不期望的蚀刻。
[0093] 由此，在基底绝缘层11上形成基底侧开口部18,导体图案12的外部侧端子7的第 1端子部20经由基底侧开口部18而自下侧暴露。另外，基底绝缘层11上的基底侧开口部 18的周端部19经由基板侧开口部15而自下侧暴露。
[0094] 接着，如图41所示，在外部侧端子7的第1端子部20和第2端子部21上分别形 成镀层24。
[0095] 在形成镀层24时，可以使用电解电镀和非电解镀中的任意一种方法，优选使用电 解电镀。
[0096] 由此，在第1端子部20和第2端子部21的各自的表面上形成有镀层24。
[0097] 通过以上方法，完成带电路的悬挂基板1的制造。
[0098] 在这样的带电路的悬挂基板1中，导体图案12具有经由基底侧开口部18暴露的 第1端子部20和经由覆盖侧开口部27暴露的第2端子部21，第1端子部20和第2端子 部21形成飞线。因此，例如，在利用公知的超声波接合装置等来以超声波振动的方式将第 1端子部20和读写基板40的外部端子（未图示）接合、或者将第2端子部21和读写基板 40的外部端子（未图示）接合时，能够在不使超声波接合装置的输出过度增大的情况下将 第1端子部20和外部端子（未图示）接合、或者将第2端子部21和外部端子（未图示） 接合起来。
[0099] 更具体而言，超声波接合装置的振荡频率例如为40kHz以上，优选为60kHz以上， 且例如为100kHz以下，优选为70kHz以下，超声波接合装置的最大振幅例如为0. 2μπι以 上，优选为〇. 5 μ m以上，且例如为3 μ m以下，优选为2 μ m以下，超声波接合装置的额定输 出例如为1W以上，优选为2W以上，且例如为5W以下，优选为3. 5W以下。
[0100] 另外，作为接合条件，加压载荷例如为ο. 5N以上，优选为1N以上，且例如为3N以 下，优选为2N以下，振动时间例如为100msec以上，优选为200msec以上，且例如为600msec 以下，优选为400msec以下。
[0101] 另外，基板侧开口部15使第1端子部20和基底侧开口部18的将外部侧端子7的 与第1端子部20相连续的左端部23覆盖的左侧周端部26暴露，突出部16配置于左侧周 端部26的下表面（厚度方向的另一侧的表面）。
[0102] 因此，突出部16能够经由基底侧开口部18的左侧周端部26增强飞线（导体图案 12)的位于基底侧开口部18的端缘部的部分的物理强度。另外，例如，在利用超声波振动来 将第1端子部20和读写基板40的外部端子（未图示）接合、或者将第2端子部21和读写 基板40的外部端子（未图示）接合的情况下等，若力作用于带电路的悬挂基板1的导体图 案12,则应力会集中于外部侧端子7的位于突出部16的上侧的左端部23,能够抑制在基底 侧开口部18的端缘部应力集中于飞线。
[0103] 其结果，能够抑制导体图案12在基底侧开口部18的端缘部断线，进而能够谋求提 高导体图案12的连接可靠性。
[0104] 因而，能够在不使超声波接合装置的输出过度增大的情况下利用超声波振动来将 第1端子部20和外部端子（未图示）接合、或者将第2端子部21和外部端子（未图示） 接合，且能够抑制飞线（导体图案12)的断线。
[0105] 在基底侧开口部18的端缘部，若在外部侧端子7上设置宽度（在带电路的悬挂基 板1的前后方向上的尺寸）扩大的宽幅部分，则能够增强导体图案12的位于基底侧开口 部18的端缘部的部分的物理强度。但是，若在外部侧端子7上设置宽幅部分，则会使彼此 相邻的外部侧端子7的宽幅部分的之间的间隔变短，从而有时会使彼此相邻的外部侧端子 7短路。另一方面，为了抑制短路，若增大彼此相邻的外部侧端子7的间隔，则存在会使带 电路的悬挂基板1大型化这样的不良情况，另外，为了抑制短路，若使外部侧端子7的宽度 (前后方向长度）变短，则会降低多个外部侧端子7的端子部（第1端子部20和第2端子 部21)的暴露面积，从而存在使多个外部侧端子7的端子部（第1端子部20和第2端子部 21)与外部端子（未图示）之间的连接可靠性降低这样的不良情况。
[0106] 对于上述问题，若采用带电路的悬挂基板1，则能够在不在外部侧端子7上设置宽 幅部分的情况下增强飞线（导体图案12)的位于基底侧开口部18的端缘部的部分的物理 强度，因此能够在不增加彼此相邻的外部侧端子7的间隔和/或不减小外部侧端子7的宽 度（前后方向长度）的情况下抑制彼此相邻的外部侧端子7之间的短路。因此，能够谋求 提高飞线（导体图案12)的位于基底侧开口部18的端缘部的部分的物理强度，并能够谋求 带电路的悬挂基板1的小型化，并且，能够确保多个外部侧端子7的端子部（第1端子部20 和第2端子部21)与外部端子（未图示）之间的连接可靠性。
[0107] 另外，由于突出部16自基板侧开口部15的左右方向端缘朝向基板侧开口部15的 内侧突出，因此，结构简单，且突出部16能够经由基底侧开口部18的周端部19而可靠地增 强飞线（导体图案12)的位于基底侧开口部18的端缘部的部分。
[0108] 接下来，说明带电路的悬挂基板1的第2实施方式和第3实施方式。此外，在第2 实施方式和第3实施方式中，对于与上述各部分相对应的构件，标注相同的附图标记而省 略其详细的说明。
[0109] 在上述第1实施方式中，各突出部16形成为自基板侧开口部15的左右方向端缘 朝向基板侧开口部15的内侧突出的仰视大致圆弧形状，但突出部16的形状并不受特别限 定。
[0110] 例如，在本发明的第2实施方式中，突出部16如图5A所示那样形成为自基板侧开 口部15的左右方向两端缘分别朝向基板侧开口部15的内侧突出的仰视大致三角形状，在 本发明的第3实施方式中，突出部16如图5B所示那样形成为自基板侧开口部15的左右方 向两端缘分别朝向基板侧开口部15的内侧突出的仰视大致矩形形状。
[0111] 采用上述第2实施方式和第3实施方式，也能够发挥与上述第1实施方式相同的 作用效果。
[0112] 接下来，说明带电路的悬挂基板1的第4实施方式。此外，第4实施方式中，对于 与上述各部分相对应的构件，标注相同的附图标记而省略其详细的说明。
[0113] 在上述第1实施方式中，如图41所示，飞线（第1端子部20和第2端子部21)形 成为平坦状，而在第4实施方式中，如图7H所示，飞线（第1端子部20和第2端子部21) 形成为台阶状。
[0114] 详细而言，在各外部侧端子7上以如下方式形成有台阶部32 :各外部侧端子7的 与第1端子部20和第2端子部21相对应的部分、即左右方向大致中央部分比除此以外的 部分（右端部22和左端部23)低一个台阶。由此，在第2端子部21形成有朝向下方凹入 的端子凹部34。
[0115] 另外，在基底绝缘层11中，以与外部侧端子7的台阶部32相对应的方式设有延长 部35。延长部35以自基底侧开口部18的左右方向两端缘的各个上半部分起朝向基底侧开 口部18的内侧地向左右方向内侧突出的方式形成。
[0116] 接下来，参照图6A?图7H说明作为第4实施方式的带电路的悬挂基板1的制造 方法。此外，对于与作为第1实施方式的带电路的悬挂基板1的制造方法（以下，称作上述 制造方法。）相同的部分，省略其说明。
[0117] 为了制造作为第4实施方式的带电路的悬挂基板1，如图6A和图6B所示，首先，准 备支承基板10 (参照图6A)，之后，在支承基板10的上表面上形成具有基底凹部33的基底 绝缘层11 (参照图6B)。
[0118] 为了形成具有基底凹部33的基底绝缘层11，例如，与上述制造方法同样地，在形 成感光性的基底覆膜之后，隔着未图示灰度曝光用光掩模对感光性的基底覆膜曝光。灰度 曝光用光掩模为包括遮光部分、光半透过部分以及光全透过部分的规定图案，灰度曝光用 光掩模配置为光全透过部分与基底覆膜上的要形成基底绝缘层11的部分相对，光半透过 部分与基底覆膜上的要形成基底凹部33的部分相对，遮光部分与基底覆膜上的不形成基 底绝缘层11的部分相对。之后，对基底覆膜进行显影和固化，从而形成具有基底凹部33的 基底绝缘层11。
[0119] 另外，也可以是，为了形成具有基底凹部33的基底绝缘层11，例如，将上述合成树 脂的溶液（清漆）均匀地涂敷在支承基板10的整个上表面上，在将其干燥和固化之后，利 用蚀刻等来形成基底凹部33。
[0120] 接着，如图6C所示，在具有基底凹部33的基底绝缘层11的上表面上，利用上述公 知的图案形成法、优选利用添加法来形成导体图案12。
[0121] 由此，在基底绝缘层11的上表面上形成包括多个磁头侧端子6、多个外部侧端子7 以及多条配线8在内的导体图案12(参照图1)，在各外部侧端子7上形成有台阶部32。
[0122] 接着，如图7E和图7F所示，将具有覆盖侧开口部27和磁头侧端子暴露口（未图 示）的覆盖绝缘层13与上述制造方法同样地形成于基底绝缘层11的上表面。这样一来， 使第2端子部21的端子凹部34经由覆盖绝缘层13的覆盖侧开口部27而自上侧暴露。
[0123] 接着，如图7G所示，利用例如上述蚀刻法、优选利用湿蚀刻将支承基板10的局部 去除，从而在支承基板10上形成基板侧开口部15和多个突出部16。
[0124] 接着，如图7H所示，在基底绝缘层11上形成基底侧开口部18。
[0125] 为了基底绝缘层11上形成基底侧开口部18,与上述制造方法同样地配置抗蚀涂 层（未图示）。然后，利用例如上述蚀刻法、优选利用干蚀刻（例如，等离子体蚀刻）将基底 绝缘层11的自抗蚀涂层（未图示）暴露的部分的下半部分（要形成基底侧开口部18的部 分）以残留有基底绝缘层11的延长部35的方式去除，直到使外部侧端子7的第1端子部 20暴露为止。
[0126] 由此，在基底绝缘层11的下半部分上形成有基底侧开口部18,并在基底绝缘层11 的上半部分形成有延长部35。另外，延长部35和第1端子部20在左右方向上邻接，延长部 35的下表面和第1端子部20大致齐平。
[0127] 此外，在第4实施方式中，如图7H所示，周端部19的右侧周端部25和左侧周端部 26的左右方向尺寸E和突出部16的左右方向尺寸D形成为大致相同长度。
[0128] 接着，根据需要，在第1端子部20和第2端子部21的表面上与上述制造方法同样 地形成未图示的镀层。
[0129] 由此，完成第4实施方式的带电路的悬挂基板1的制造。
[0130] 采用这样的第4实施方式，也能够发挥与上述第1实施方式相同的作用效果。
[0131] 实施例
[0132] 以下，示出实施例和比较例来进一步具体地说明本发明，但本发明并不限定于实 施例。此外，实施例中的尺寸等数值能够替换成记载在上述第1实施方式?第3实施方式 中的对应部位的上限值或下限值。
[0133] 实施例1
[0134] 准备了由不锈钢构成的厚度为18 μ m的沿前后方向延伸的平带状的支承基板（参 照图3A)。
[0135] 接着，在支承基板的上表面上涂敷感光性的聚酰亚胺树脂前体的溶液（清漆）并 使其干燥，从而形成感光性的基底覆膜，并隔着未图示的光掩模对感光性的基底覆膜进行 曝光。光掩模的图案包括遮光部分和光全透过部分，光掩模配置为光全透过部分与基底覆 膜上的要形成基底绝缘层的部分相对，遮光部分与基底覆膜上的不形成基底绝缘层的部分 相对。之后，对曝光后的基底覆膜进行显影，并对其进行加热固化，由此，形成了由聚酰亚胺 构成的基底绝缘层（参照图3B)。此时，基底绝缘层的厚度为10 μ m。
[0136] 接着，利用溅射蒸镀法将厚度为300A的铬薄膜形成于基底绝缘层的上表面。接 着，以导体图案（磁头侧端子、外部侧端子以及配线）的翻转图案在铬薄膜上表面上形成抗 镀层。
[0137] 接着，利用电解镀铜将厚度为10ym的导体图案（磁头侧端子、外部侧端子以及配 线）形成于铬薄膜的上表面中的自抗镀层暴露的部分（参照图3C)。
[0138] 此外，在实施例1中，如图2C和表1所示，外部侧端子（第1端子部）的前后方向 尺寸A (在表1中称作尺寸A。）为180 μ m，第1端子部的左右方向尺寸B (在表1中称作尺 寸B。）为600μηι。另外，多个外部侧端子之间的前后方向间隔为500μηι。
[0139] 接着，利用蚀刻去除抗镀层。接着，利用湿蚀刻将铬薄膜的自导体图案（磁头侧端 子、外部侧端子以及配线）暴露的部分去除。
[0140] 接着，将感光性的聚酰亚胺树脂前体的溶液（清漆）涂敷在导体图案和基底绝缘 层的上表面上而形成感光性的覆膜（参照图3D)。
[0141] 之后，将光掩模以彼此隔开间隔的方式且与基底覆膜上的要形成覆盖侧开口部的 部分和基底覆膜上的要形成磁头侧端子暴露口（未图示）的部分分别相对的方式自上侧配 置于上述各部分上，并隔着光掩模对覆膜进行曝光（参照图4Ε)。
[0142] 然后，对覆膜进行显影，之后对覆膜进行加热固化，从而在基底绝缘层的上表面上 形成由聚酰亚胺构成的、具有覆盖侧开口部和磁头侧端子暴露口（未图示）的覆盖绝缘层 (参照图4F)。此外，覆盖绝缘层的厚度为4 μ m。
[0143] 接着，利用湿蚀刻去除支承基板的位于外部连接部中的部分的局部，从而形成支 承基板侧开口部和多个突出部（参照图4G)。
[0144] 此外，各突出部形成为自基板侧开口部的左右方向端缘朝向基板侧开口部的内侧 突出的仰视大致圆弧形状。
[0145] 另外，在实施例1中，如图2C和表1所示，各突出部的前后方向尺寸C(在表1中 称作尺寸C。）为140 μ m，各突出部的左右方向尺寸D (在表1中称作尺寸D。）为40 μ m。
[0146] 接着，在基底绝缘层的下表面的经由基板侧开口部暴露的部分形成抗蚀涂层。抗 蚀涂层以自下侧看包围基底绝缘层的要形成基底侧开口部的部分的方式沿着基板侧开口 部和多个突出部的端缘配置。
[0147] 接着，在利用湿蚀刻去除基底绝缘层的自抗蚀涂层暴露的部分（要形成基底侧开 口部的部分）之后，去除了抗蚀涂层（参照图4H)。
[0148] 由此，在基底绝缘层形成有基底侧开口部，导体图案的外部侧端子的第1端子部 经由基底侧开口部而自下侧暴露。也就是说，由第1端子部和第2端子部形成了飞线。
[0149] 另外，基底绝缘层上的基底侧开口部的周端部经由基板侧开口部而自下侧暴露 (参照图2B)。
[0150] 此外，在实施例1中，如图2C和表1所不，基底侧开口部的周端部的右侧周端部和 左侧周端部的各自的左右方向尺寸E (在表1中称作尺寸E。）为100 μ m。
[0151] 接着，利用电解镀镍和电解镀金将厚度0. 35 μ m的镀镍层和厚度2. 5 μ m的镀金层 依次形成于第1端子部和第2端子部的表面、以及外部侧端子的与第1端子部和第2端子 部的表面相连续的两侧面（参照图41)。
[0152] 由此，制得带电路的悬挂基板（参照图41)。
[0153] 实施例2
[0154] 在上述各工序中，如表1所示，除了使各突出部的前后方向尺寸C形成为40 μ m这 点和使各突出部的左右方向尺寸D形成为10 μ m这点以外，以与实施例1相同的方法制得 带电路的悬挂基板（参照图2C和图41)。
[0155] 实施例3
[0156] 在上述各工序中，如表1所示，除了使外部侧端子（第1端子部）的前后方向尺寸 A形成为240 μ m这点、使第1端子部的左右方向尺寸B形成为480 μ m这点以及使各突出部 的左右方向尺寸D形成为60 μ m这点以外，以与实施例1相同的方法制得带电路的悬挂基 板（参照图2C和图41)。
[0157] 实施例4
[0158] 在上述各工序中，如表1所示，除了使外部侧端子（第1端子部）的前后方向尺寸 A形成为240 μ m这点、使第1端子部的左右方向尺寸B形成为480 μ m这点、使各突出部的 前后方向尺寸C形成为150 μ m这点、以及使各突出部的左右方向尺寸D形成为10 μ m这点 以外，以与实施例1相同的方法制得带电路的悬挂基板（参照图2C和图41)。
[0159] 实施例5
[0160] 在上述各工序中，除了使各突出部形成为分别自基板侧开口部的左右方向两端缘 朝向基板侧开口部的内侧突出的仰视大致三角形状这点、以及如表1所示那样使各突出部 的前后方向尺寸C形成为150 μ m这点和使各突出部的左右方向尺寸D形成为45 μ m这点 以外，以与实施例1相同的方法制得带电路的悬挂基板（参照图5A)。
[0161] 实施例6
[0162] 在上述各工序中，除了使各突出部形成为分别自基板侧开口部的左右方向两端缘 朝向基板侧开口部的内侧突出的仰视大致矩形形状这点、以及如表1所示那样使各突出部 的前后方向尺寸C形成为40 μ m这点和使各突出部的左右方向尺寸D形成为40 μ m这点以 夕卜，以与实施例1相同的方法制得带电路的悬挂基板（参照图5B)。
[0163] 比较例1
[0164] 在上述各工序中，除了没有形成多个突出部这点以外，以与实施例1相同的方法 制得带电路的悬挂基板。
[0165] 比较例2
[0166] 在上述各工序中，除了没有形成多个突出部这点、使外部侧端子的前后方向尺寸A 形成为240 μ m这点以及使第1端子部的左右方向尺寸B形成为480 μ m这点以外，以与实 施例1相同的方法制得带电路的悬挂基板。
[0167] ML
[0168] 在将由实施例1?实施例6、比较例1和比较例2制得的带电路的悬挂基板的支 承基板固定了的状态下自与支承基板垂直的方向对支承基板的整个下表面施加恒定的压 力（0.5MPa)，并目视确认了飞线（第1端子部和第2端子部）的变形。将其结果表示在表 1中。
[0169] 此外，将看到飞线（第1端子部和第2端子部）产生变形的情况评价为X，将没 有看到飞线（第1端子部和第2端子部）产生变形的情况评价为〇。将其结果表示在表1 中。
[0170] 表 1
[0171]

【权利要求】
1. 一种配线电路基板，其特征在于， 该配线电路基板包括： 金属支承层； 第1绝缘层，其形成于上述金属支承层的厚度方向的一侧的表面； 导体图案，其形成于上述第1绝缘层的上述厚度方向的一侧的表面；以及 第2绝缘层，其形成于上述导体图案的上述厚度方向的一侧的表面， 上述第1绝缘层具有第1开口部，该第1开口部使上述导体图案的上述厚度方向的另 一侧的表面自上述第1绝缘层暴露， 上述第2绝缘层具有第2开口部，该第2开口部配置为：使上述导体图案的上述厚度方 向的一侧的表面自上述第2绝缘层暴露，并且，在沿上述厚度方向进行投影时该第2开口部 的至少一部分与上述第1开口部重叠， 上述导体图案的上述厚度方向的另一侧的表面的经由上述第1开口部暴露的部分构 成为第1端子部，上述导体图案的上述厚度方向的一侧的表面的经由上述第2开口部暴露 的部分构成为第2端子部， 上述金属支承层包括第3开口部和增强部，该第3开口部使上述第1端子部和上述第1 绝缘层的覆盖与上述第1端子部相连续的上述导体图案的覆盖部分暴露，该增强部配置于 上述覆盖部分的上述厚度方向的另一侧的表面并以自上述金属支承层连续的方式设置。
2. 根据权利要求1所述的配线电路基板，其特征在于， 上述增强部是自上述第3开口部的端缘朝向上述第3开口部的内侧突出的突出部。
【文档编号】H05K1/11GK104219872SQ201410230995
【公开日】2014年12月17日 申请日期:2014年5月28日 优先权日:2013年5月28日
【发明者】一之濑幸史, 石井淳, 藤村仁人 申请人:日东电工株式会社