具有结构补偿区域的多层共烧陶瓷电路基板及多层基板的制作方法
【专利摘要】本发明涉及一种具有结构补偿区域的多层共烧陶瓷电路基板及多层共烧陶瓷电路基板的制作方法，在各层生瓷上的基础上设置结构补偿区域，在结构补偿区域中设有导体通孔，或设有导体图形。通过在结构补偿区域布置合理的导体图形和通孔，实现对产品结构的补偿设计。避免多层共烧陶瓷电路基板可能出现的翘曲情况，实现该区域与电路基板区域在收缩率和收缩特性上的一致，抑制由于收缩差异而导致的基板翘曲，提高基板的平整度。本结构及方法，加工实现过程无需额外的工装夹具，使用该方法能够有效提升多层共烧陶瓷电路基板的平整度。翘曲度是衡量基板平整度的直接指标，使用方法的多层共烧陶瓷电路基板的翘曲度可达到0.1％以下，显著优于国内行业水平的0.3％。
【专利说明】具有结构补偿区域的多层共烧陶瓷电路基板及多层基板的制作方法
【技术领域】
[0001]本发明涉及一种具有结构补偿区域的多层共烧陶瓷电路基板及多层共烧陶瓷电路基板的制作方法，特别是具有复杂腔体结构的多层共烧陶瓷电路基板的加工工艺，可以用于多层共烧陶瓷电路基板的工艺设计，以实现高的基板平整度。
【背景技术】
[0002]多层共烧陶瓷电路基板的常规制作工艺是:1)按照设计图形，分别在各层生瓷上制作导体图形、导体通孔、腔体等，2)将制作好导体图形、导体通孔和腔体的生瓷按照顺序叠层，然后通过加热加压的方法将其压制成致密的生瓷块，3)对压制好的生瓷块进行烧结，使生瓷与导体实现共烧，最终形成多层共烧陶瓷电路基板。在共烧过程中，由于导体与生瓷在烧结特性、热膨胀等方面存在一定程度的差异，使得最终获得的多层共烧陶瓷电路基板容易出现翘曲。在腔体结构、电路结构复杂的多层共烧陶瓷电路基板中，该问题尤为突出，甚至会使多层共烧陶瓷电路基板由于翘曲过大而无法使用，严重影响产品质量。
[0003]《封装、测试与设备》35卷第8期发表的“LTCC工艺技术研究”文章指出LTCC电路基板(一种多层共烧陶瓷电路基板)内部导体电路图形分布不对称将导致基板翘曲；《微电子学报》41卷第5期发表的“LTCC基板共烧平整度工艺研究”文章指出开放式网格地、导体图形均匀设计能够改进LTCC基板平整度。虽然这些研究指出导体的非均匀分布会导致LTCC基板的翘曲，但是在实际产品中，尤其是当存在复杂腔体结构时，导体的非均匀分布是在所难免的，这些文章没有提出相应的调控措施，因此多层共烧陶瓷基板的高平整度实现仍然十分困难。
[0004]多层共烧陶瓷电路基板(以下简称电路基板)，由于腔体的出现，导致电路基板内部部分区域无法布置导体通孔和图形，导体分布的均匀性被破坏，烧结过程中容易出现翘曲。
[0005]通常的多层共烧陶瓷电路基板的工艺结构设计中，对于尺寸较大、结构复杂的产品，往往会在电路基板的外围留下一定宽度的纯陶瓷区域，以抑制由于腔体出现而导致的基板翘曲，该区域不是多层共烧陶瓷电路基板的有效组成部分，在烧结以后，将通过分片的方式去除。由于纯陶瓷区域内没有布置导体图形和导体通孔，该区域的收缩率、收缩特性与电路基板区域有较大差异，而该差异也会导致电路基板的翘曲。
【发明内容】
[0006]要解决的技术问题
[0007]为了避免现有技术的不足之处，本发明提出一种具有结构补偿区域的多层共烧陶瓷电路基板及多层共烧陶瓷电路基板的制作方法，提供一种成本低廉、实现过程简单、无需额外工装夹具的工艺设计方法，以解决多层共烧陶瓷电路基板在共烧过程发生翘曲的问题。
[0008]技术方案
[0009]一种具有结构补偿区域的多层共烧陶瓷电路基板，包括根据设计图纸的各层生瓷的导体通孔、导体图形和腔体；其特征在于:在电路基板区域的外围设置宽度范围为0.2?15mm的结构补偿区域，在结构补偿区域中均匀布置补偿导体通孔或补偿导体图形。
[0010]所述导体通孔的孔径为0.05mm?0.5mm,导体通孔的中心间距为2?10倍通孔的孔径。
[0011]所述导体图形的填充率为电路基板区域导体图形填充率的0.2?5倍。
[0012]一种利用具有结构补偿区域的多层共烧陶瓷电路基板制作多层共烧陶瓷电路基板的方法，其特征在于步骤如下:
[0013]步骤1:根据设计图纸制作各层生瓷的导体通孔、导体图形和腔体，形成电路基板区域；
[0014]步骤2:在电路基板区域的外围留置宽度范围为0.2?15mm的结构补偿区域；
[0015]步骤3:在补偿区域中均匀布置导体通孔或导体图形；
[0016]步骤4:采用常规的填孔、印刷、叠层、层压和烧结的工艺路线和工艺方法进行加工；
[0017]步骤5:在烧结后在分片工艺步骤中，通过分片的方式去除结构补偿区域，获得多层共烧陶瓷电路基板。
[0018]所述步骤3中导体通孔的孔径为0.05mm?0.5mm,导体通孔的中心间距为2?10倍通孔的孔径。
[0019]所述步骤3中导体图形的填充率为电路基板区域导体图形填充率的0.2?5倍。
[0020]所述步骤4进行填孔工艺时，结构补偿区域中导体通孔的填孔材料与该层电路基板有效区域中导体通孔的填孔材料相同，或与生瓷材料体系匹配。
[0021]所述步骤4进行填孔工艺时，结构补偿区域中导体图形的材料与该层电路基板有效区域中导体图形的材料相同，或与生瓷材料体系匹配。
[0022]有益效果
[0023]本发明提出的一种具有结构补偿区域的多层共烧陶瓷电路基板及多层共烧陶瓷电路基板的制作方法，在各层生瓷上的基础上设置结构补偿区域，在结构补偿区域中设有导体通孔，或设有导体图形。通过在结构补偿区域布置合理的导体图形和通孔，实现对产品结构的补偿设计。避免多层共烧陶瓷电路基板可能出现的翘曲情况，实现该区域与电路基板区域在收缩率和收缩特性上的一致，抑制由于收缩差异而导致的基板翘曲，提高基板的平整度。
[0024]本结构及方法，加工实现过程无需额外的工装夹具，使用该方法能够有效提升多层共烧陶瓷电路基板的平整度。翘曲度是衡量基板平整度的直接指标，使用本专利的工艺设计方法后，多层共烧陶瓷电路基板的翘曲度可达到0.1%以下，显著优于国内行业水平的
0.3%。
【专利附图】
【附图说明】
[0025]图1:为多层共烧陶瓷电路基板结构外形
[0026]图2:为现有技术的多层共烧陶瓷电路基板加工时工艺结构
[0027]图3:为图2的剖面位置示意图
[0028]图4:为现有技术的工艺结构设计剖面示意图
[0029]图5:为现有技术的的单层生瓷的工艺结构设计示意图
[0030]图6:为本发明的单层生瓷的导体通孔工艺结构设计；
[0031]图7:为本发明的单层生瓷的导体图形工艺结构设计；
[0032]图8:为本发明的工艺结构剖面示意图
[0033]1-多层共烧陶瓷电路基板，2-纯陶瓷区域，4-第一腔体，5-第二腔体，6-第三腔体，7-第四腔体，8-第五腔体，9-导体通孔，10-导体图形，11-导体分布区域，13-结构补偿区域，14-，15-产品有效区域，16-空白生瓷区域，17-补偿导体通孔，18-补偿导体图形。
【具体实施方式】
[0034]现结合实施例、附图对本发明作进一步描述:
[0035]图1为本实例所设计的多层共烧陶瓷电路基板结构外形，其中:1为多层共烧陶瓷电路基板(以下简称电路基板)，其内部包含第一腔体4、第二腔体5、第三腔体6、第四腔体7和第五腔体8。第一腔体4的各边位于电路基板内部,第二腔体5有一边位于电路基板外部，第三腔体6、第四腔体7和第五腔体8有两边位于电路基板的外部。同时腔体第四腔体7和第五腔体8的长宽比远大于第三腔体6。
[0036]现有技术中在电路基板的外围留下一定宽度的纯陶瓷区域，通常为Omm?10mm，如图2中的纯陶瓷区域2所示。
[0037]将纯陶瓷区域2做剖面，位置和方向如图3中AA’所示,剖面结构如图4所示，可见与电路基板I中的腔体对应第二腔体5、第四腔体7和第五腔体8的腔体剖面，以及导体通孔9，导体图形10，表示电路基板I中的导体分布区域11，和电路基板外围留下的纯陶瓷区域2的剖面示意图。
[0038]现有的加工方案是根据设计图纸，分别对各层生瓷制作导体通孔、导体图形、腔体等元素，得到的产品有效区域，如图5中15所示。同时在每层生瓷上都留下空白生瓷区域16，但是在该区域中不制作任何导体通孔或导体图形。然后将加工好的生瓷进行叠层、层压和烧结，最后将预留的纯陶瓷区域2以分片的形式去除，获得最终的多层共烧陶瓷电路基板I。其结果在第一腔体4的位置出现最小翘曲，第四腔体7和第五腔体8的位置的翘曲最为严重。
[0039]针对本实施例，本发明提出的工艺设计方法是将电路基板区域I的外围的空白生瓷区域16设置结构补偿区域13，结构补偿区域与电路基板区域临近，宽度范围为0.2?15mm。
[0040]如图6和图7所示:
[0041]在结构补偿区域中均匀布置补偿导体通孔17所示，孔径为0.05mm?0.5mm可选，通孔中心间距为2?10倍孔径可选。
[0042]在结构补偿区域中均匀补偿导体图形18所示，导体图形填充率为电路基板区域导体图形填充率的0.2?5倍。
[0043]结构补偿区域中的通孔与各层生瓷上的电路基板有效区域的通孔同时加工，结构补偿区域中导体通孔的填孔材料与该层电路基板有效区域中导体通孔的填孔材料可以相同，也可以不同，只需要填孔材料与生瓷材料体系匹配。各层生瓷上结构补偿区域的导体图形与各层生瓷上电路基板有效区域的导体图形同时加工，结构补偿区域中导体图形的材料与该层电路基板有效区域中导体图形的材料可以相同，也可以不同，只需要导体图形材料与生瓷材料体系匹配。
[0044]包含结构补偿的工艺结构布局截面如图8所示，结构补偿区域13，该区域在烧结后通过分片的方式去除，获得多层共烧陶瓷电路基板I。
[0045]然后采用常规的印刷、叠层、层压、烧结、分片的工艺路线和工艺方法完成加工。
[0046]在烧结后在分片工艺步骤中，通过分片的方式去除结构补偿区域，获得多层共烧陶瓷电路基板。
[0047]使用本方法加工的多层共烧陶瓷电路基板的翘曲度可达到0.1%以下，显著优于国内行业水平的0.3%。
【权利要求】
1.一种具有结构补偿区域的多层共烧陶瓷电路基板，包括根据设计图纸的各层生瓷的导体通孔、导体图形和腔体；其特征在于:在电路基板区域的外围设置宽度范围为0.2?15mm的结构补偿区域，在结构补偿区域中均匀布置补偿导体通孔或补偿导体图形。
2.根据权利要求1所述多层共烧陶瓷电路基板，其特征在于:所述导体通孔的孔径为0.05mm?0.5mm,导体通孔的中心间距为2?10倍通孔的孔径。
3.根据权利要求1所述多层共烧陶瓷电路基板，其特征在于:所述导体图形的填充率为电路基板区域导体图形填充率的0.2?5倍。
4.一种利用权利要求1?3所述任一项具有结构补偿区域的多层共烧陶瓷电路基板制作多层共烧陶瓷电路基板的方法，其特征在于步骤如下: 步骤1:根据设计图纸制作各层生瓷的导体通孔、导体图形和腔体，形成电路基板区域； 步骤2:在电路基板区域的外围留置宽度范围为0.2?15mm的结构补偿区域； 步骤3:在补偿区域中均匀布置导体通孔或导体图形； 步骤4:采用常规的填孔、印刷、叠层、层压和烧结的工艺路线和工艺方法进行加工； 步骤5:在烧结后在分片工艺步骤中，通过分片的方式去除结构补偿区域，获得多层共烧陶瓷电路基板。
5.根据权利要求4所述的方法，其特征在于:所述步骤3中导体通孔的孔径为0.05mm?0.5mm,导体通孔的中心间距为2?10倍通孔的孔径。
6.根据权利要求4所述的方法，其特征在于:所述步骤3中导体图形的填充率为电路基板区域导体图形填充率的0.2?5倍。
7.根据权利要求4所述的方法，其特征在于:所述步骤4进行填孔工艺时，结构补偿区域中导体通孔的填孔材料与该层电路基板有效区域中导体通孔的填孔材料相同，或与生瓷材料体系匹配。
8.根据权利要求4所述的方法，其特征在于:所述步骤4进行填孔工艺时，结构补偿区域中导体图形的材料与该层电路基板有效区域中导体图形的材料相同，或与生瓷材料体系匹配。
【文档编号】H05K1/02GK104135821SQ201410389574
【公开日】2014年11月5日 申请日期:2014年8月8日 优先权日:2014年8月8日
【发明者】岳帅旗, 刘志辉 申请人:中国电子科技集团公司第二十九研究所