专利名称：晶粒尺寸封装电路板制造方法
技术领域：
本发明涉及一种晶粒尺寸封装电路板制造方法。
现今集成电路封装朝着日益轻薄短小的趋势在发展，传统式向外延伸接脚的封装型态，由于封装面积大，不符合高密度的要求，因此后开发出运用锡球做为接脚的BGA的封装型态，此举虽然有降低封装面积的优点，然其面积大小仍然大于晶片实际尺寸。进而又研究开发出晶粒尺寸封装(CSP)，此封装的面积大小约等于晶粒尺寸大小，由于此封装方式是属于最小型的集成电路封装，故而业界均朝CS-P方面研究发展。如图2A～H所示，为索尼(SONY)公司的CSP封装电路板的制造方法。由图2A所示，取用厚度为6密尔(mil)的厚铜箔60做为基材，在其上经第一干膜的压合、曝光和显影的步骤(图未示)，而在未被干膜图案覆盖的上表面处依序电镀形成一薄镍61(2微米厚)以及一薄铜62(2微米厚)，由于此图面仅表示形成有薄镍及薄铜的部位，故未显示出干膜，而经去除第一干膜后，即进行如图2B所示，通过第二干膜的压合、曝光和显影的步骤，再对表面电镀形成一电镀铜63，在去除第二干膜后，是如图2C所示，进行第三干膜的压合、曝光和显影的步骤，而将两侧位置蚀刻形成上下贯通的对位孔64，随后，如图2D所示，覆盖聚酰亚胺膜65，再通过第四干膜相关作业，而对聚酰亚胺膜65蚀刻，而形成具有多数缺口651的型式，而后，为如图2E所示，再由第五干膜作业，对前述聚酰亚胺膜65的各个缺口651位置电镀形成厚度约4密尔的电镀镍652以及于其表面再电镀形成电镀金653，据以形成类似锡球般的外接接点，另以第六干膜的作业，对图2F下方位置的厚铜箔60进行蚀刻的步骤，而利用先前形成于厚铜箔60上方的薄镍61做为蚀刻停止层(ETCH STOP)，而使厚铜箔60完全去除(蚀刻厚度为6密尔)，然后再依次剥离该薄镍61以及薄铜62，而仅底面留下具有电路图案的电镀铜63，而在图2 G图的步骤中，通过一覆盖溅镀遮罩的步骤，在实施电镀铝材料的步骤中，而使上、下表面处形成溅镀铝661、662，如此即完成CSP电路板的制造，而欲结合晶片或晶粒时，则图2H所示，仅需在底面粘着晶粒68以及予晶粒68的各接点处与电路板相应部位进行点焊，并将位在图2G该外围位置的对位孔64予以切断，即形成一CSP封装型式的集成电路。由所述的现有CSP电路板的制法来看，其有着干膜使用量大的缺点，亦即其整个制程中，共需六道干膜制程方能达成，此举即导致制程尤为复杂而耗时，故有加以改善的必要。
本发明的主要目的在于提供一种简化制程即降低制程复杂度从而提高工作效率的晶粒尺寸封装电路板制造方法。
本发明的目的是这样实现的，一种晶粒尺寸封装电路板制造方法，其特征在于包括下列步骤取用厚铜箔做为基材；对基材表面进行第一干膜的压合、曝光和显影，而利用显影的干膜定义出线路图案缺口；对线路图案缺口进行电镀方式填入多层电镀层；去除第一干膜；对上表面压合聚酰亚胺膜以作为保护；实施第二干膜的压合、曝光和显影，而仅对基材进行蚀刻去除以及蚀刻形成位在两侧的对位孔；及，对表面的聚酰亚胺膜进行激光蚀刻，以使多层电镀层局部外露或形成贯通开口。由此形成一种可在底部粘着以及通过点焊或金线连接半导体晶粒的晶粒尺寸封装电路板。
由于采用了上述的技术解决方案，从本发明的制程来看，其仅需两道干膜步骤，与前述现有CSP制程需六道干膜相比较，本发明显著地简化了CSP电路板的制程，提高了工作效率。
以下结合附图进一步说明本发明的具体结构特征及目的。
图1A～H是本发明的制法剖面示意图。
图2A～H图是现有CSP电路板的制法剖面示意图。
本发明主要是可使干膜作业步骤简化为仅需二道干膜，如图1A-H所示，在图1A的步骤中，首先是取用厚度约在6密尔的厚铜箔10做为基材，然后，如图1B所示，实施第一干膜11的压合、曝光和显影的步骤，以形成具有图案的干膜11，而在各块状干膜11之间形成有缺口111的型式，然后，于前述各缺口111处以电镀方式依序填入形成一电镀金12、一电镀铜13以及一电镀金14所组成的三层式电镀层，而经去除前述第一于膜11后，即形成如图1C的互为隔开且呈外突型式的电镀图案回路，而在图1D中，对上表面处进行压合聚酰亚胺膜15作为保护，然后是如图1E所示，通过第二干膜16的压合、曝光和显影的步骤，而仅在该厚铜箔10的底面两侧边处形成块状的第二干膜16，并以该第二干膜16做为遮罩，进行如图1F所示将厚铜箔10进行蚀刻去除的步骤，在此蚀刻厚铜箔10的步骤中，则利用该原位在厚铜箔10上方所形成的电镀金12及以聚酰亚胺膜15作为蚀刻停止层(ETCH STOP)，运用蚀铜溶液的选择性，以将厚铜箔10完全蚀刻去除，而仅留下位在上方的各层材料，而在图1G的步骤中，是运用激光钻孔方式，对表层的聚酰亚胺膜15进行蚀刻形成位在两侧的对位孔17以及令前述多层电镀层的适当位置呈外露状态(通过激光能量的适当控制而达成)，至此，即完成本发明的CSP电路板的基本造形，而此制出的CSP电路板在后续步骤中，亦可交给下游厂家进行如图1H所示的步骤，对底面进行粘着，以及通过单点焊接(single point bond)而与晶粒18形成电性连接，或可在基板的外围或中央位置形成开口以供金线跳线(wire bond)连接晶粒18的各接触接点，而切断位在图1G两侧位置的对位孔17、在上表面处植入锡球19以及印刷抗氧化膜等步骤，以形成CSP型式的集成电路。
权利要求
1．一种晶粒尺寸封装电路板制造方法，其特征在于包括下列步骤取用厚铜箔做为基材；对基材表面进行第一干膜的压合、曝光和显影，而利用显影的干膜定义出线路图案缺口；对线路图案缺口进行电镀方式填入多层电镀层；去除第一干膜；对上表面压合聚酰亚胺膜以作为保护；实施第二干膜的压合、曝光和显影，而仅对基材进行蚀刻去除以及蚀刻形成位在两侧的对位孔；及对表面的聚酰亚胺膜进行激光蚀刻，以使多层电镀层局部外露或形成贯通开口，由此形成一种可在底部粘着以及通过点焊或金线连接半导体晶粒的晶粒尺寸封装电路板。
2．根据权利要求1所述的一种晶粒尺寸封装电路板制造方法，其特征在于所述的多层电镀层由下层至上层依序是以电镀金、电镀铜以及电镀金三层材料构成。
3．根据权利要求1所述的一种晶粒尺寸封装电路板制造方法，其特征在于所述的厚铜箔的厚度约在6密尔。
4．根据权利要求1所述的一种晶粒尺寸封装电路板制造方法，其特征在于可在所述的多层电镀层外露的上表面位置进行植入锡球，以形成封装电路板的外接接点。
全文摘要
本发明涉及一种晶粒尺寸封装电路板制造方法,主要是以一厚铜片作为基材,对上表面进行第一干膜的压合、曝光和显影的步骤,再在干膜的缺口处电镀形成电镀金/电镀铜/电镀金的三层式的电镀线路,然后为在表面进行覆盖聚酰亚胺膜作为保护,其次,再对铜基材底面进行第二干膜与蚀刻作业,以蚀刻去除该铜基材,最后对顶面的聚酰亚胺膜进行激光钻孔而形成植球孔及对位孔即可,整个制程中仅需两次干膜作业,达到简化作业流程的功效。
文档编号H05K3/00GK1213265SQ97119238
公开日1999年4月7日 申请日期1997年9月26日 优先权日1997年9月26日
发明者蔡维人 申请人:华通电脑股份有限公司