专利名称：移位寄存器及利用该移位寄存器的栅极驱动电路的制作方法
技术领域：
本发明涉及一种移位寄存器及利用该移位寄存器的显示装置的栅极驱动电路，更为详细地，涉及一种能够对应于显示装置的屏幕上下反转的情况而调节扫描方向的移位寄存器及利用该移位寄存器的显示装置的栅极驱动电路。
背景技术：
最近，适用于便携式终端的显示装置有时需要根据用户的意愿而反转表示显示画面的位置即上下左右。此时，需要将显示装置的栅极驱动电路设计成改变扫描方向而输出的结构。以往的移位寄存器如韩国发明专利10-1020627号包括有多个薄膜晶体管。图1是显示以往的能够调整扫描方向的移位寄存器之间的连接关系的栅极驱动电路的方块图。图2是显示图1中用方块显示的以往移位寄存器的一个示例的图。参照图2，以往的移位寄存器包括用于接收需要移位的输入信号的输入部10、用于改善输出端的断开特性的反相器部20及复位部30、用于向栅极线输出扫描输入信号的输出部40。然而，以往的移位寄存器由于构成反相器部20的TFT (T5)通过偏压Vbias始终保持接通(Turn on)状态，且TFT (T9)的源极(Source)侧电压为LVGL的电压，因此，TFT(T9)受到VGL和LVGL的压差(VGL-LVGL)的偏压。由此，即使TFT (T9)接通，X结点也不会完全降压至LVGL的电压，在断开(off )时X结点也不会升至偏压电压Vbias，导致X结点无法完全反相。因此，为了补偿不足的TFT驱动能力，并确保可靠性，以往的反相器在具有TFT (T5、T9)的基础上进一步具有两个TFT (T6、T8)。因此，以往的反相器总共由四个TFT构成，并增加LVGL信号而提高可靠性。如此，以往的移位寄存器需要设置有用于改善断开特性的多个薄膜晶体管及附加电平的信号线。这将导致面板的死区(dead space)变宽的问题和需要修正驱动IC的问题。进一步，最近的栅极驱动电路的移位寄存器进一步设置有根据显示画面的旋转而改变对栅极线的信号施加顺序的功能。为此，如图1和图2所示，以往的移位寄存器需要有由四个薄膜晶体管(Tb、Tbr、Tf、Tfr)构成的扫描方向调整部50。如此，随着为了改变对栅极线的信号施加顺序而增加晶体管的数量，在以往的移位寄存器中，上述以往的问题更加严重。韩国发明专利公报第10-1020627号(2011. 03. 02)韩国发明专利申请公开公报第10-2007-0037793号(2007. 04. 09)韩国发明专利公报第10-0698239号(2007. 03. 15)日本发明专利公报专利第4391107号(2009. 10. 16)
发明内容
本发明是为了解决上述问题而提出的，其目的是提供一种移位寄存器及栅极驱动电路，其虽然比以往的结构相比具有更少的构件，但能够实现优异的工作可靠性。本发明的另一目的是提供一种移位寄存器及利用该移位寄存器的栅极驱动电路，其采用实现上述目的的移位寄存器，且改良以往结构的输入部，能够实现双向扫描。为了实现上述目的，本发明优选实施方式的栅极驱动电路，包括多个移位寄存器，所述多个移位寄存器依次被连接并分别向显示装置的多个栅极线供给扫描信号，所述多个移位寄存器分别包括输入部，通过该移位寄存器的前端移位寄存器或后端移位寄存器的输出信号将正向或反向的方向输入信号输出于第一结点；反相器部，由第二时钟信号控制，连接于第一结点以产生对第一结点信号的反相信号并向所述第二结点输出；输出部，由连接于第一结点且与第一时钟信号同步并通过第一结点的信号激活第一时钟信号并向相应栅极线输出输出信号的上拉部及通过第二结点的信号激活下拉输出信号并向相应栅极线输出输出信号的下拉部构成；以及复位部，通过第二时钟信号周期性地使所述第一结点复位。本发明的另一优选实施方式的移位寄存器，包括第一开关元件，栅极连接于前端或后端移位寄存器的输出端，漏极接收方向输入信号，源极连接于第一结点；第二开关元件，栅极连接于前端或后端移位寄存器的输出端，漏极接收方向输入信号，源极连接于所述第一结点；第三开关元件，栅极连接于第一结点，漏极接收第一时钟信号，源极连接于第一结点；第四开关元件，栅极连接于第二结点，漏极连接于第一结点，源极连接于基底电压端；第五开关元件，栅极连接于第三开关元件的栅极及第二结点，漏极连接于所述第一结点，源极连接于所述基底电压端；第六开关元件，栅极接收第二时钟信号，漏极接收偏压，源极连接于第二结点；第七开关元件，栅极连接于第一结点，漏极连接于第二结点及第六开关元件的源极，源极连接于基底电压端；及第八开关元件，栅极接收第二时钟信号，漏极连接于第一结点，源极连接于基底电压端。本发明的另一优选实施方式的栅极驱动电路，包括多个移位寄存器，所述多个移位寄存器依次被连接并分别向显示装置的多个栅极线供给扫描信号，多个所述移位寄存器分别包括输入部，接收来自该移位寄存器的前端移位寄存器的输出信号并输出于第一结点；反相器部，连接于第一结点，产生对第一结点信号的反相信号并向第二结点输出；输出部，由连接于所述第一结点且同步于第一时钟并通过第一结点信号激活第一时钟信号并向相应栅极线输出输出信号的上拉部及通过第二结点的信号激活下拉输出信号并向相应栅极线输出输出信号的下拉部构成；以及复位部，周期性地使第一结点复位。优选地，由第二时钟信号控制反相器部和复位部。此外，向多个移位寄存器中的第一个或最后一个移位寄存器的输入部输入的信号是脉冲形式的输入开始信号STV。本发明的另一优选实施方式的移位寄存器，包括第一开关元件，栅极和漏极共同连接于前端移位寄存器的输出端，源极连接于第一结点；第二开关元件，栅极连接于所述第一结点，漏极接收第一时钟信号，源极连接于第一结点；第三开关元件，栅极连接于第二结点，漏极连接于第一结点，源极连接于基底电压端；第四开关元件，栅极连接于第三开关元件的栅极和第二结点，漏极连接于第一结点，源极连接于基底电压端；第五开关元件，栅极接收第二时钟信号，漏极接收偏压，源极连接于第二结点；第六开关元件，栅极连接于第一结点，漏极连接于第二结点及所述第五开关元件的源极，源极连接于基底电压端；以及第七开关元件，栅极接收第二时钟信号，漏极连接于第一结点，源极连接于基底电压端。根据这种结构的本发明，由于对移位寄存器的复位TFT施加不是下一端输出波形的时钟信号，因此能够减少输出负荷。此外，由于在每4H使P结点复位，因此，能够改善断开特性。由于用时钟信号复位，因此能够去除以往负责复位的TFT。由于能够用时钟信号复位，因此不需要用于最后一端的复位的Suicide dummy端，因此可以去除。由此在面板设计时能够比以往更加富余地使用空间。
图1是显示能够调整扫描方向的以往的移位寄存器之间的连接关系的方块图。图2是显示以往的移位寄存器一个示例的具体电路图。图3是采用本发明移位寄存器的栅极驱动电路的方块图。图4是图3中用方块表示的本发明移位寄存器的具体电路图。图5a是在采用本发明移位寄存器的栅极驱动电路被设置成单式(single type)情况下的正向时序图。图5b是在采用本发明移位寄存器的栅极驱动电路被设置成单式情况下的反向时序图。图6a是在采用本发明移位寄存器的栅极驱动电路被设置成双式(dual type)情况下的正向时序图。图6b是在采用本发明移位寄存器的栅极驱动电路被设置成双式情况下的反向时序图。图7是采用本发明移位寄存器的单式栅极驱动电路的方块图。图8是采用本发明移位寄存器的双式栅极驱动电路的方块图。图9是图示采用本发明移位寄存器的单式栅极驱动电路的P-结点、X-结点及输出波形的仿真结果曲线图。图10是图示采用本发明移位寄存器的双式栅极驱动电路的P-结点、X-结点及输出波形的仿真结果曲线图。图11是本发明的另一移位寄存器的电路图。
具体实施例方式本发明的移位寄存器及栅极驱动电路可形成在显示面板上，且形成在被分为显示区和非显示区的显示面板的非显示区上。采用本发明移位寄存器的栅极驱动电路配置在显示面板的两侧的非显示区，从而将各个栅极线分为奇数和偶数而进行驱动的情况称为双式；所述栅极驱动电路配置在显示面板一侧的非显示区，并驱动所述各个栅极线的情况称为单式。下面，参照附图对本发明的移位寄存器进行说明。图3是采用多个移位寄存器的栅极驱动电路的方块图。图3显示栅极驱动电路配置在显示面板的左右两侧，并将各个栅极线分为奇数和偶数而进行驱动的双式驱动电路。
若其中某一侧栅极驱动电路按1、3、5……的顺序驱动奇数栅极线，则另一侧按2、4、6……的顺序驱动偶数栅极线。图3显示在两个栅极驱动电路中用于驱动奇数线的栅极驱动电路的结构。如图3所示，栅极驱动电路将一个移位寄存器作为单位元件。图3所示的栅极驱动电路是为了扫描影像信号，按顺序连接有多个单位元件的结构。每一个移位寄存器使用两个时钟信号。例如，奇数移位寄存器将时钟信号CLKl用作输出，将时钟信号CLK2用作复位。偶数移位寄存器将时钟信号CLK3用作输出，将时钟信号CLK4用作复位。此外，对各移位寄存器施加通过前端或后端的移位寄存器的输出信号或输入开始信号STV激活的正向输入信号FW及通过前端或后端的移位寄存器的输出信号或输入开始信号STV激活的反向输入信号BW。如图3所示，由于本发明的栅极驱动电路用时钟信号进 行复位，因此能够去除负责复位的以往的TFT。由于图3所示的栅极驱动电路能够由时钟信号进行复位，因此无需使用如图1所示的用于进行最后一端复位的Suicide du_y端，而可以去除。由此，和以往技术相比，在面板设计时能够更加富余地使用空间。图4是本发明移位寄存器的电路图。图4的(a)显示正向驱动时的情况；图4的(b)显示反向驱动时的情况。本发明的移位寄存器进行双向驱动，即按照被排列的多个移位寄存器的正向或反向依次进行驱动。移位寄存器包括输入部60、反相器部20、复位部30及输出部40。输入部60通过前端移位寄存器的输出信号或者后端移位寄存器的输出信号,接收具有栅极高电压VGH的正向输入信号FW或具有栅极低电压VGL的反向输入信号BW。输入部60将该输出信号传递到连接于输出端N Gout的P结点(亦称自举结点(bootstrapnode))。若将如此的输入部60和以往的结构(参照图1)进行比较，本发明是从以往的技术中去除为了进行方向控制而附加的四个TFT，并修正输入部而只附加一个TFT的结构。因此，本发明的电路结构变得更加简单。另一方面，在栅极驱动电路配置在显示面板上的左右两侧并将各栅极线分为奇数和偶数而进行驱动的双式的情况下，若本电路例如为第n个电路，则前端移位寄存器的输出信号为第N-2个输出信号N-2Gout。此外，若本电路例如为第n个电路，则后端移位寄存器的输出信号为第N+2个输出信号N+2Gout。和所述双式不同，在栅极驱动电路只配置在显示面板上的某一侧的单式的情况下，若本电路例如为第n个电路，则前端移位寄存器的输出信号为第N-1个输出信号N-lGout。此外，若本电路例如为第n个电路，则后端移位寄存器的输出信号为第N+1个输出信号N+lGout。输入部60包括TFT(T1、T10)。TFT (Tl)的栅极连接于前端移位寄存器的输出端，漏极接收方向输入信号(例如，在正向驱动时为正向输入信号FW)，源极连接于P结点。TFT(TlO)的栅极连接于后端移位寄存器的输出端，漏极接收方向输入信号(例如，在正向驱动时为反向输入信号BW)，源极连接于P结点。在如此的输入部60中，根据扫描方向，施加于各晶体管TUT10的漏极的信号变更为正向输入信号FW或者反向输入信号BW。反相器部20连接于P结点。反相器部20由第二时钟信号CLK2、CLK4驱动，且产生对于P结点信号的反相信号并将其输出到X结点。
反相器部20包括TFT (T5、T9)。TFT (T5)的栅极接收第二时钟信号CLK2、CLK4，漏极接收偏压Vbias，源极连接于X结点及TFT (T9)的漏极。TFT (T9)的栅极连接于P结点，漏极连接于X结点及TFT (T5)的源极，源极连接于基底电压VGL端。以往的反相器部为了改善断开特性，使用四个TFT，且除了 VGL信号之外还需要LVGL信号。然而，如上所述，在本发明中的反相器部20通过由时钟信号控制TFT (T5)的驱动信号，从而由两个TFT也能实现所需特性，无需使用LVGL信号，可见，与以往相比为非常有效的结构。复位部30由第二时钟信号CLK2、CLK4周期性地复位P结点。复位部30包括TFT (T7)。TFT (T7)的栅极接收第二时钟信号CLK2、CLK4，漏极连接于P结点，源极连接于基底电压端VGL。输出部40连接于P结点及X结点。输出部40由同步于第一时钟信号CLK1、CLK3而将P结点的信号输出为上拉输出信号的上拉部；及通过X结点的信号输出下拉输出信号的下拉部构成。上拉部包括TFT (T3)。TFT (T3)的栅极连接于P结点，漏极接收第一时钟信号CLKl、CLK3，源极连接于和P结点连接的输出端N Gout。下拉部包括TFT (T2、T4)。TFT (T2)的栅极连接于X结点，漏极连接于P结点，源极连接于基底电压端VGL。TFT (T4)的栅极连接于TFT (T2)的栅极的同时与X结点连接，漏极连接于输出端N Gout，源极连接于基底电压端VGL。另一方面，TFT (T2、T4)亦可称为在上拉输出信号输出至相应栅极线之后持续地将P结点及输出端N Gout的电压状态保持在基底电压VGL状态的稳定化元件。电容器Cl用于实现自举目的，且用于稳定输出端N Gout上的输出信号的断开电平特性。电容器Cl连接于TFT (T3)的栅极和源极之间。在图4中，CLKl为比CLK2早IH的信号，CLK2为比CLK3早IH的信号，CLK3为比CLK4早IH的信号。在此，IH指时钟信号的脉冲宽度，由I帧时间(I/频率)/栅极线数来计算。因此，各时钟信号在每4H周期用高电平进行摆动(swing)，因此在每4H，X的结点电位通过TFT (T5)上升。由此，在I帧时间期间内，能够使X结点保持比以往的高电平高的高电平。这意味着比以往更加准确地将X结点保持在高电压。此外，由于P结点每4H —次通过TFT (T7)复位(reset)，因此有利于移位寄存器的稳定化。如此构成的本发明的移位寄存器如下工作。在正向驱动的情况下，输入部60中TFT(Tl)的栅极被施加第N_2个移位寄存器的输出信号，TFT (Tl)的漏极被施加VGH的正向输入信号FW。此时，输入部60中TFT (TlO)的栅极被施加第N+2个移位寄存器的输出信号，TFT (TlO)的漏极被施加VGL的反向输入信号BW。反向驱动的情况与上述情况相反。即输入部60中TFT (TlO)的栅极被施加第N+2个移位寄存器的输出信号，TFT (TlO)的漏极被施加VGH的正向输入信号FW。此时，输入部60中TFT (Tl)的栅极被施加第N-2个移位寄存器的输出，TFT (Tl)的漏极被施加VGL的反向输入信号BW。随之，在正向驱动时，TFT (Tl)作为输入TFT来工作，TFT (TlO)作为与TFT (T7)为另行附加的复位TFT来动作。在反向驱动时，TFT (TlO)作为输入TFT来工作，TFT (Tl)作为复位TFT来动作。由此，根据驱动方向，P结点成为从VGH电压减去TFT (Tl或T10)的阈值电压大小的电位VGH-a。电容器Cl被充电。TFT (T9)成为接通状态，X结点的电压成为VGL电平，TFT (T2、T4)由于X结点为低电平，因此成为断开状态。在此状态下，P结点保持电压并保持浮动(floating)状态。因此，TFT (T3)接通，并与P结点在相同时间内保持相同的状态后输出时钟信号CLKl或CLK3以作为输出信号NGout。之后，若高电平的时钟信号CLK2或CLK4施加到TFT (T7、T5)，该TFT (I7、T5)接通。通过TFT (T5)的接通，X结点成为高电平Vbias。通过TFT (T7)的接通，P结点降压至VGL电平。若X结点成为高电平，TFT (T2、T4)接通，P结点和输出信号N Gout保持低电平。通过图5a、图5b、图6a、图6b所示的时序图和图7及图8所示的方块图，更加详细地说明前述本发明移位寄存器的工作。图5a是对于采用本发明移位寄存器的栅极驱动电路设置在显示面板的一面的单式驱动电路的正向时序图。图5b是对于采用本发明移位寄存器的栅极驱动电路设置显示面板一面的单式驱动电路的反向时序图。在单式情况下，如图7所示，在显示面板的一侧需要有四个时钟信号。奇数移位寄存器将时钟信号CLK1、CLK3作为输出信号，将时钟信号CLK2、CLK4作为复位信号来使用，偶数移位寄存器将时钟信号CLK2、CLK4作为输出信号，将时钟信号CLK3、CLK1作为复位信号来使用。因此，在单式情况下，为了双向驱动，可用四个信号驱动。在正向驱动的情况下，如图5a所示，在STV (开始信号)以后，根据按顺序输入的时钟信号CLK1、CLK2、CLK3、CLK4，按照从第一个栅极线到最后一个栅极线的顺序输出输出信号 Gout1、Gout2、Gout3、Gout4。在反向驱动的情况下，如图5b所示，在STV (开始信号)以后，以时钟信号CLK4为开始按顺序接收时钟信号CLK3、CLK2、CLK1。随之，栅极驱动电路按照从最后一个栅极线到第一个栅极线的顺序输出输出信号Gout800、Gout799、Gout798、Gout797。图6a是对于采用图4所示移位寄存器的栅极驱动电路分别设置在显示面板双面的双式驱动电路的正向时序图。图6b是对于采用图4所示移位寄存器的栅极驱动电路分别设置在显示面板双面的双式驱动电路的反向时序图。在双式情况下，如图8所示，在显示面板的两侧分别需要四个时钟信号。即，在利用时钟而进行反相(inverting)及复位(reset)时,为了实现双向驱动，奇数及偶数移位寄存器分别需要互不重叠的四个时钟信号CLK。例如，在双式情况下，在显示面板左侧面的多个移位寄存器将时钟信号CLKOl、CLK03作为输出信号来使用，将时钟信号CLK02、CLK04作为复位信号来使用。另一方面，在显示面板右侧面的多个移位寄存器将时钟信号CLKE2、CLKE4作为输出信号来使用，将时钟信号CLKE3、CLKEl作为复位信号来使用。因此，在面板的两侧形成的各个移位寄存器只有使用周期相差为IH以上的四个时钟信号才不会使输入与复位时序重叠。即在双式情况下，由于在正向或反向驱动时的时钟顺序影响驱动，因此形成在面板两侧的各移位寄存器分别需要四个时钟信号。图9是图示采用图4所示移位寄存器的单式栅极驱动电路的P-结点、X-结点及输出波形的仿真结果曲线图。图10是采用图4所示移位寄存器的双式栅极驱动电路的P-结点、X-结点及输出波形的仿真结果曲线图。在图9中，(a)是将单式栅极驱动电路在大约60°C及90%左右湿度的高温下进行spice (Simulation program with integrated circuit emphasis,集成电路专用模拟程序)仿真的结果。(b)是将单式栅极驱动电路在室温(例如，大约25 27°C左右)下spice仿真的结果。(c)是将单式的栅极驱动电路在大约_20°C的低温下spice仿真的结果。在图10中，Ca)是将双式栅极驱动电路在大约60°C及90%左右湿度的高温下spice仿真的结果。(b)是将双式栅极驱动电路在室温(例如，大约25 27°C左右)下进行spice仿真的结果。(c)是将双式栅极驱动电路在大约_20°C的低温下进行spice仿真的结果。参照图9及图10，可以看出在各种情况下，P结点及X结点的信号波形正常，栅极输出波形也比较稳定。图11是本发明移位寄存器的变形实施例的电路图。本发明变形实施例的移位寄存器不包括图4所示本发明移位寄存器所具备的双向输入信号输入部。即，变形实施例只进行单向驱动，例如只按顺序进行被指定的单向(正向或反向)驱动。变形实施例的移位寄存器包括输入部10、反相器部20、复位部30及输出部40。输入部10为了进行单向驱动，接收前端移位寄存器的输出信号(例如，第N-2个输出N-2Gout)或开始信号STV,并传递到P结点(亦称自举结点)。输入部10包括TFT (Tl)。TFT (Tl)的栅极及漏极共同连接于前端移位寄存器的输出端。TFT (Tl)的源极连接于P结点。图11中的反相器部20、复位部30及输出部40和图4中的反相器部20、复位部30及输出部40相同，因此赋予相同的附图标记，并省略其说明。如此构成的本发明变形实施例的移位寄存器如此工作。在以下说明中假设在双式栅极驱动电路中采用图11所示的移位寄存器。通过TFT (Tl)的栅极端输入脉冲形式的输入开始信号STV (input)或前端(第n-2个)移位寄存器(未图示)的输出信号N-2Gout。TFT (Tl)成为接通状态，P结点成为正电平。此时，P结点的电压成为从VGH电压减去TFT (Tl)的阈值电压大小的电位VGH-a。另一方面，就X结点而言，随着P结点电压的增加，TFT(T9)接通，且通过TFT(T9)，降压至VGL电位。此外，就输出信号N Gout而言，虽然TFT (T3)随着P结点的电压上升而接通但时钟信号保持VGL，因此保持低电平。在通过TFT (Tl)接收输入信号的期间，电容器Cl被充电。之后，输入信号(例如N_2Gout)成为低电平VGL信号，TFT (Tl)成为断开状态。此时，P结点成为浮动(floating)状态，且到施加复位信号之前保持浮动状态。随之，TFT(T3)通过P结点的高电平电压而接通，并与P结点在相同的时间内保持相同的状态。在施加时钟信号CLKl或CLK3时，P结点自举(bootstrap)，TFT (T3)在同一时期输出时钟信号。若在时钟信号CLKl或CLK3以后，时钟信号CLK2或CLK4施加于TFT (T7、T5)，则TFT (T7、T5)接通。通过TFT (T5)的接通，X结点成为高电压Vbias电平，通过TFT (T7)的接通，P结点降至基底电压VGL电平。如此，若X结点成为高电压Vbias电平，TFT (T2、T4)接通并将P结点保持为基底电压电平。
换句话说，若施加输入信号，则TFT (Tl)接通，P结点被预充电(precharge)。若时钟信号CLKl或CLK3施加于TFT (T3)，则P结点自举(bootstrap)，并通过TFT (T3)，时钟信号CLKl或CLK3输出到输出端N Gout。另一方面，若P结点自举，则TFT (T9)接通。P结点自举的时期的时钟信号CLK2或CLK4为低电平(例如VGL)。。若时钟信号CLK2或CLK4为低电平，则TFT (T5)保持断开状态。由于TFT (T9)的接通，X结点降压至基底电压VGL电平，而用于稳定化等的TFT (T2、T4)成为断开状态。若在时钟信号CLKl或CLK3之后的时序上施加时钟信号CLK2或CLK4，则TFT(I7、T5)接通。随之，通过TFT (17)，P结点复位(reset)，通过TFT (T5)，X结点的电位上升至Vbias-Vth电平。若X结点的电位上升，TFT (T2、T4)的栅极被施加"X结点的高电压〃的栅极偏压，因此TFT (T2、T4)成为接通状态。如此，所述各时钟信号在每4H周期用高电平摆动(swing),因此X结点的电位在每 4H通过TFT (T5)上升。由此，在I帧时间期间，X结点能够保持比以往的高电平高的高电平。这意味着比以往更加准确地将X结点保持为高电压。此外，P结点每4H —次通过TFT(T7)复位，因此有利于移位寄存器的稳定化。另一方面，本发明并不限于上述实施例，在不脱离本发明宗旨的范围内可进行修改及变形实施。进行了这些修改及变形的技术思想也属于权利要求书的保护范围之内。符号说明10,60 :输入部20 :反相器部30 :复位部40 :输出部
权利要求
1.一种栅极驱动电路，包括多个移位寄存器，所述多个移位寄存器依次被连接并分别向显示装置的多个栅极线供给扫描信号，所述栅极驱动电路的特征在于，所述多个移位寄存器分别包括 输入部，通过该移位寄存器前端的移位寄存器或后端的移位寄存器的输出信号将正向的方向输入信号或反向的方向输入信号输出于第一结点； 反相器部，连接于所述第一结点以产生对所述第一结点信号的反相信号并向所述第二结点输出； 输出部，由连接于所述第一结点且通过所述第一结点的信号激活第一时钟信号并向相应的栅极线输出输出信号的上拉部及通过所述第二结点的信号激活下拉输出信号并向相应栅极线输出输出信号的下拉部构成；以及 复位部，通过第二时钟信号周期性地复位所述第一结点， 所述反相器部由所述第二时钟信号控制。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入部包括 第一开关元件，栅极接收所述前端的移位寄存器的输出信号，漏极接收所述方向输入信号，源极连接于所述第一结点 '及 第二开关元件，栅极接收所述后端的移位寄存器的输出信号，漏极接收所述方向输入信号，源极连接于所述第一结点。
3.权利要求2所述的栅极驱动电路，其特征在于， 当通过所述前端的移位寄存器的输出信号，所述正向输入信号输入于所述第一开关元件时，通过所述后端的移位寄存器的输出信号，所述反向输入信号输入于所述第二开关元件，且通过所述反向输入信号，所述第一结点进一步复位。
4.根据权利要求2所述的栅极驱动电路，其特征在于， 当通过所述后端的移位寄存器的输出信号，所述正向输入信号输入于所述第二开关元件时，通过所述前端的移位寄存器的输出信号，所述反向输入信号输入于所述第一开关元件，且通过所述反向输入信号，所述第一结点进一步复位。
5.根据权利要求3或4所述的栅极驱动电路，其特征在于，正向输入信号为栅极高电压VGH,反向输入信号为栅极低电压VGL。
6.根据权利要求1所述的栅极驱动电路，其特征在于，所述反相器部包括 第一开关元件，栅极接收所述第二时钟信号，漏极接收偏压，源极连接于所述第二结点；及 第二开关元件，栅极连接于所述第一结点，漏极连接于所述第二结点，源极连接于基底电压端。
7.根据权利要求6所述的栅极驱动电路，其特征在于，每四个周期施加所述第二时钟信号。
8.根据权利要求1所述的栅极驱动电路，其特征在于，所述复位部包括开关元件，所述开关元件的栅极接收所述第二时钟信号，漏极连接于所述第一结点，源极连接于基底电压端。
9.根据权利要求8所述的栅极驱动电路，其特征在于，每四个周期施加所述第二时钟信号。
10.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号由两个时钟信号CLKl及CLK3构成，所述第二时钟信号由两个时钟信号CLK2及CLK4构成，这四个时钟信号CLK1、CLK2、CLK3及CLK4依次循环，分别具有IH的相位差。
11.一种移位寄存器，包括 第一开关元件，栅极连接于前端的移位寄存器的输出端，漏极接收正向或反向的方向输入信号，源极连接于第一结点； 第二开关元件，栅极连接于后端的移位寄存器的输出端，漏极接收正向或反向的方向输入信号，源极连接于所述第一结点； 第三开关元件，栅极连接于所述第一结点，漏极接收第一时钟信号，源极连接于所述第一结点； 第四开关元件，栅极连接于第二结点，漏极连接于所述第一结点，源极连接于基底电压端; 第五开关元件，栅极连接于所述第三开关元件的栅极及所述第二结点，漏极连接于所述第一结点，源极连接于所述基底电压端； 第六开关元件，栅极接收第二时钟信号，漏极接收偏压，源极连接于所述第二结点； 第七开关元件，栅极连接于所述第一结点，漏极连接于所述第二结点及所述第六开关元件的源极，源极连接于所述基底电压端 '及 第八开关元件，栅极接收所述第二时钟信号，漏极连接于所述第一结点，源极连接于所述基底电压端。
12.根据权利要求11所述的移位寄存器，其特征在于，所述第一时钟信号及所述第二时钟信号分别由两个时钟信号构成，所述各时钟信号彼此具有IH的相位差。
13.根据权利要求11所述的移位寄存器，其特征在于， 当通过所述前端的移位寄存器的输出信号，所述正向输入信号输入于所述第一开关元件时，通过所述后端的移位寄存器的输出信号，所述反向输入信号输入于所述第二开关元件，且通过所述反向输入信号，所述第一结点进一步复位。
14.根据权利要求11所述的移位寄存器，其特征在于，当通过所述后端的移位寄存器的输出信号，所述正向输入信号输入于所述第二开关元件时，通过所述前端的移位寄存器的输出信号，所述反向输入信号输入于所述第一开关兀件，且通过所述反向输入信号，所述第一结点进一步复位。
15.根据权利要求13或14所述的移位寄存器，其特征在于，正向输入信号为栅极高电压VGH,反向输入信号为栅极低电压VGL。
16.一种栅极驱动电路，包括多个移位寄存器，所述多个移位寄存器依次被连接并分别向显示装置的多个栅极线供给扫描信号，所述栅极驱动电路的特征在于，所述多个移位寄存器分别包括 输入部，接收来自该移位寄存器的前端的移位寄存器的输出信号并向第一结点输出； 反相器部，连接于所述第一结点，产生对所述第一结点信号的反相信号并向第二结点输出； 输出部，由连接于所述第一结点且通过所述第一结点的信号激活第一时钟信号并向相应的栅极线输出输出信号的上拉部及通过所述第二结点的信号激活下拉输出信号并向相应的栅极线输出输出信号的下拉部构成；以及 复位部，通过第二时钟信号周期性地使所述第一结点复位， 由第二时钟信号控制所述反相器部。
17.根据权利要求16所述的栅极驱动电路，其特征在于，向所述多个移位寄存器中的第一个或最后一个移位寄存器的输入部输入的信号是脉冲形式的输入开始信号。
18.根据权利要求16所述的栅极驱动电路，其特征在于，所述反相器部包括 第一开关元件，栅极接收所述第二时钟信号，漏极接收偏压，源极连接于所述第二结点；及 第二开关元件，栅极连接于所述第一结点，漏极连接于所述第二结点，源极连接于基底电压端。
19.根据权利要求18所述的栅极驱动电路，其特征在于，在每四个周期施加所述第二时钟信号。
20.根据权利要求16所述的栅极驱动电路，其特征在于，所述复位部包括开关元件，所述开关元件的栅极接收所述第二时钟信号，漏极连接于所述第一结点，源极连接于基底电压端。
21.根据权利要求20所述的栅极驱动电路，其特征在于，在每四个周期施加所述第二时钟信号。
22.根据权利要求16所述的栅极驱动电路，其特征在于，所述第一时钟信号由两个时钟信号CLKl及CLK3构成，所述第二时钟信号由两个时钟信号CLK2及CLK4构成，这四个时钟信号CLK1、CLK2、CLK3及CLK4依次循环，分别具有IH的相位差。
23.一种移位寄存器，其特征在于，包括 第一开关元件，栅极和漏极共同连接于前端的移位寄存器的输出端，源极连接于第一结点； 第二开关元件，栅极连接于所述第一结点，漏极接收第一时钟信号，源极连接于所述第一结点； 第三开关元件，栅极连接于第二结点，漏极连接于所述第一结点，源极连接于基底电压端; 第四开关元件，栅极连接于所述第三开关元件的栅极和所述第二结点，漏极连接于所述第一结点，源极连接于所述基底电压端； 第五开关元件，栅极接收第二时钟信号，漏极接收偏压，源极连接于所述第二结点； 第六开关元件，栅极连接于所述第一结点，漏极连接于所述第二结点及所述第五开关元件的源极，源极连接于所述基底电压端；以及 第七开关元件，栅极接收所述第二时钟信号，漏极连接于所述第一结点，源极连接于所述基底电压端。
全文摘要
本发明的栅极驱动电路包括多个移位寄存器，该多个移位寄存器按顺序连接而分别向显示装置的多个栅极线供给扫描信号，所述多个移位寄存器分别包括输入部，通过该移位寄存器的前端移位寄存器或后端移位寄存器的输出信号将正向或反向的方向输入信号输出于第一结点；反相器部，连接于第一结点以产生对第一结点信号的反相信号并向第二结点输出；输出部，由连接于第一结点且通过第一结点的信号激活第一时钟信号并向相应栅极线输出输出信号的上拉部及通过第二结点的信号激活下拉输出信号并向相应栅极线输出输出信号的下拉部构成；以及复位部，通过第二时钟信号周期性地使第一结点复位。
文档编号G09G3/20GK103021309SQ20121033671
公开日2013年4月3日 申请日期2012年9月12日 优先权日2011年9月23日
发明者孙基民 申请人:海蒂斯技术有限公司