Led显示屏驱动装置、方法和锁相环电路的制作方法

Led显示屏驱动装置、方法和锁相环电路的制作方法
【专利摘要】本发明涉及一种LED显示屏驱动装置、方法和锁相环电路,该驱动装置包括多个锁相环电路,每个锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、存储器和ΣΔ模块，分频器用来接收电压控制输出信号、随机数序列和产生反馈信号；存储器用来产生调制波形代码序列;ΣΔ模块包括至少一个ΣΔ调制器和至少一个增益模块，ΣΔ模块用来接收调制波形代码序列和给分频器产生随机数序列；至少一个增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度。本发明驱动装置具有噪声低、抖动小、EMI辐射小和很适合高分辨率的LED显示屏等优点，扩频调制深度可以设置成不受限制。
【专利说明】LED显示屏驱动装置、方法和锁相环电路
[0001]【【技术领域】】 本发明涉及显示【技术领域】，特别涉及LED即半导体发光二极管矩阵的显示系统，尤其 涉及用于该系统的LED显示屏驱动装置，以及驱动LED显示屏锁相环电路的方法。本发明 涉及的LED是英文Light Emitting Diode的缩写，中文意思是"发光二极管"。
[0002] 【【背景技术】】 近年来，LED作为一种节能环保产品，应用越来越广泛，例如LED被广泛应用于信息和 消息的显示。LED是一种将电能转换为光能且能降低对操作电压和电流要求的固体器件。 相比其它显示面板，LED提供了更高的亮度和更高的发光效率。
[0003] LED显示屏包括LED阵列和多个LED驱动芯片。一个M*N的LED显示屏，其LED 驱动芯片的数量取决于LED显示屏的尺寸和分辨率。
[0004] 例如，一个高清晰度LED显示屏需要1280x720像素点或者更多，如果每块驱动芯 片控制64x16个LED像素点，则总共需要900个驱动芯片。如果900个驱动芯片同时对单 一的串行时钟信号响应，将会导致电磁辐射问题，譬如电磁干扰（EMI)。因此，对于高清晰度 或更大尺寸的LED显示屏，EMI辐射是一个问题。
[0005] 为了降低和抑制EMI辐射，可使用扩频调制深度控制器来调制，此调制相对于基 准时钟信号的输入频率而言，通过扩展输出时钟信号的频谱，从而降低EMI的峰值。扩频调 制深度控制器提供调制频率，这样，能量分布在一个更宽的带宽上。扩频调制深度控制器实 现的衰减是与能量频谱的水平长度相关。更均匀的能量分布在带宽上将实现更多衰减。
[0006] 可是，当使用多个扩频调制深度控制器时，让它们同步难度相当大，这将增加时钟 抖动，这样要求一个新的解决方案来改变扩频调制深度。此外，扩频调制深度控制器通常被 限制在小于±1%扩频调制深度内。因此，如何克服上述缺陷是本领域技术人员必需考虑的 问题。
[0007] 【
【发明内容】
】 本发明要解决的技术问题在于避免上述现有技术的不足之处而提供一种LED显示屏 驱动装置、方法和锁相环电路，具有噪声低、抖动小、EMI辐射小和很适合高分辨率的LED 显示屏等优点，还保证了 LED显示屏之各LED驱动芯片之间的同步，而且扩频调制深度可以 设置成不受限制。
[0008] 本发明解决所述技术问题采用的技术方案是： 提供一种含有多个锁相环电路的LED显示屏驱动装置，包括多个锁相环电路，每一个 锁相环电路又包括一个鉴频鉴相器，根据反馈信号和参考信号产生一个相位差信号；一个 电荷泵，用来接收所述鉴频鉴相器的相位差信号和根据该相位差信号产生调整相位使之对 齐的输出电流；一个环路滤波器，用来接收所述电荷泵的输出电流和转换该输出电流为电 压控制信号；一个压控振荡器，用来接收所述环路滤波器的电压控制信号和产生一个电压 控制输出信号；一个分频器，用来接收所述压控振荡器的电压控制输出信号和一个随机数 序列，以及产生反馈信号，其中所述分频器接收所述随机数序列以便在整个调制周期内改 变分频比率；一个存储器，用来产生调制波形代码序列；以及一个Σ Λ模块；所述Σ Λ模 块包括至少一个Σ Λ调制器和至少一个增益模块；其中所述Σ Λ模块用来接收调制波形 代码序列和给所述分频器产生所述随机数序列；至少是一个的各增益模块的作用是产生一 个量值，该量值使得至少一个Σ △调制器的量增加数倍，以便改变扩频调制深度。
[0009] 所述的至少一个Σ Λ调制器拥有多个Σ Λ调制器，该多个Σ Λ调制器通过并联 或串联形式相互耦合。
[0010] 所述的至少一个增益模块拥有多个增益模块，每个增益模块与至少一个Σ Λ调 制器相互耦合。
[0011] 至少一个Σ Λ调制器拥有第一 Σ Λ调制器和第二Σ Λ调制器，该第一 Σ Λ调 制器和第二Σ Λ调制器以并联方式相互耦合。
[0012] 至少一个增益模块包括第一增益模块和第二增益模块，并且所述第一增益模块和 第二增益模块分别同所述第一 Σ Λ调制器和第二Σ Λ调制器耦合。
[0013] 所述第一增益模块是在所述第一 σ Λ调制器和分频器之间耦合，所述第二增益 模块是在所述存储器和第二Σ △调制器之间耦合。
[0014] 所述第一增益模块和第二增益模块分别拥有一个第一量值和一个第二量值，该第 一量值是整数量值，而第二量值则是分数量值，所述第二量值等于0. ln，其中η是从0至9 的一个整数。
[0015] 所述σ Λ模块还包括移位操作器，该移位操作器设置在所述第二增益模块和第 二Σ Λ调制器之间。
[0016] 或者是，至少一个σ Λ调制器和至少一个增益模块以串联方式耦合；所述Σ Λ模 块包括一个第一 Σ Λ调制器、第一增益模块和第二增益模块，其中所述第一增益模块是在 所述存储器与第一 Σ Λ调制器之间进行耦合，而所述第二增益模块是在所述第一 Σ Λ调 制器与分频器之间进行耦合；所述第一增益模块产生分数量值，所述第二增益模块产生整 数量值。
[0017] 每一个锁相环电路还包括求和模块，所述压控振荡器的电压控制输出信号和σ Λ 模块产生的一个随机数序列通过所述求和模块传送到所述分频器来处理。
[0018] 本发明还提供一种用于驱动LED显示屏锁相环电路的方法，包括以下步骤：接收 调制波形代码序列；通过至少一个Σ Λ调制器产生随机数序列；乘以至少一个增益模块的 量值以便改变扩频调制深度的值；在一个调制周期内改变分频比率的序列；接收参考时钟 信号和反馈信号；输出相位差信号；根据相位差信号产生输出电流；将输出电流转换为电 压控制信号；以及产生电压控制输出信号。
[0019] 上述方法依次按以下顺序组成：接收调制波形代码序列；通过至少一个Σ Λ调 制器产生随机数序列；以及乘以至少一个增益模块的量值，该量值乘以至少一个Σ Λ调制 器，以便改变扩频调制深度的值。
[0020] 或者是，上述方法依次按以下顺序组成：接收调制波形代码序列；由至少一个增 益模块实施乘法，将所述量值乘以调制波形代码序列以便改变扩频调制深度的值；以及通 过至少一个Σ Λ调制器产生随机数序列。
[0021] 至少一个Σ Λ调制器拥有第一 Σ Λ调制器和第二Σ Λ调制器；至少一个增益模 块包括第一增益模块和第二增益模块；并且所述第一 Σ Λ调制器和第二Σ Λ调制器分别 同所述第一增益模块和第二增益模块耦合。所述第一 Σ Λ调制器与第二Σ Λ调制器以并 联方式耦合。所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下 内容：通过存储器产生所述调制波形代码序列；通过所述第一 Σ Λ调制器产生所述随机数 序列；通过所述第一增益模块，让一个第一量值乘以所述第一 Σ Λ调制器，其中第一量值 是整数量值；通过所述第二增益模块，让一个第二量值乘以调制波形代码序列，其中第二量 值是分数量值；以及接收所述第二增益模块的输出并通过所述第二Σ Λ调制器产生所述 随机数序列。所述第二量值等于0. ln，其中η是从0至9的一个整数。
[0022] 或者是，至少一个Σ Λ调制器拥有第一 Σ Λ调制器；至少一个增益模块拥有第 一增益模块和第二增益模块；所述接收调制波形代码序列、产生随机数序列和乘以一个量 值，依次包括以下内容：通过存储器产生所述调制波形代码序列；通过所述第一增益模块， 让第一量值乘以所述调制波形代码序列，其中第一量值是分数量值；通过所述第一 Σ Λ调 制器产生随机数序列；以及通过所述第二增益模块，让第二量值乘以随机数序列，其中第二 量值是整数量值。所述第一量值等于〇. ln，其中η是从0至9的一个整数。
[0023] 本发明还提供一种锁相环电路，用于LED显示屏驱动装置上；所述锁相环电路包 括一个鉴频鉴相器，根据反馈信号和参考信号产生一个相位差信号；一个电荷泵，用来接收 所述鉴频鉴相器的相位差信号和根据该相位差信号产生调整相位使之对齐的输出电流；一 个环路滤波器，用来接收所述电荷泵的输出电流和转换该输出电流为电压控制信号；一个 压控振荡器，用来接收所述环路滤波器的电压控制信号和产生一个电压控制输出信号；一 个分频器，用来接收所述压控振荡器的电压控制输出信号和一个随机数序列，以及产生反 馈信号，其中所述分频器接收所述随机数序列以便在整个调制周期内改变分频比率；一个 存储器，用来产生调制波形代码序列；以及一个Σ Λ模块；所述Σ Λ模块包括至少一个 Σ Λ调制器和至少一个增益模块；其中所述Σ △模块用来接收调制波形代码序列和给所 述分频器产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值 使得至少一个Σ △调制器的量增加数倍，以便改变扩频调制深度。
[0024] 同现有技术相比较，本发明LED显示屏驱动装置、方法和锁相环电路的有益效果 在于： 具有噪声低、抖动小、EMI辐射小和很适合高分辨率的LED显示屏等优点，还保证了 LED 显示屏之各LED驱动芯片之间的同步，而且扩频调制深度可以通过改变各增益模块的量值 来获得。因此，扩频调制深度也可以设置成不受限制。
[0025] 【【专利附图】

【附图说明】】 图1是一个锁相环电路的电原理方框不意图； 图2是本发明LED显示屏驱动装置之一个锁相环电路实施例的电原理方框示意图； 图3A是所述锁相环电路之Σ △模块一种实施例的电原理方框不意图； 图3B是所述锁相环电路之Σ △模块另一种实施例的电原理方框示意图，该Σ △模块 实施例是图3A之Σ Λ模块实施例的变型； 图4Α是来自所述锁相环电路之存储器一种实施例的调制波形输入数据示意图； 图4Β是当第一值是0和第二值是0. 5时的随机数据土K(t)示意图； 图4C是数字N与随机数据土K(t)求和的示意图； 图4D是给VC0的一个压控信号不意图，该VC0是英文voltage controlled oscillator 的缩写，中文意思是"压控振荡器"，压控信号是"电压控制信号"的简称； 图5是一个具有±0. 5%调制深度和640MHz时钟的VCO之压控信号的快速傅里叶变换 图； 图6A是来自所述锁相环电路之存储器另一种实施例的调制波形输入数据示意图； 图6B是当第一值是2和第二值是0时的随机数据土K(t)示意图； 图6C是数字N与随机数据土K(t)求和的示意图； 图6D是给VC0的另一个压控信号示意图； 图7是一个具有±2. 0%调制深度和640MHz时钟的VC0之压控信号的快速傅里叶变换 图； 图8是本发明另一个锁相环电路实施例的电原理方框示意图； 图9A是来自所述锁相环电路之存储器又一种实施例的调制波形输入数据示意图； 图9B是当第一值是0.6和第二值是1时的随机数据土K(t)示意图； 图9C是数字N与随机数据土K(t)求和的示意图； 图9D是给VC0的又一个压控信号示意图； 图10是一个具有±0. 6%调制深度和640MHz时钟的VC0之压控信号的快速傅里叶变 换图； 图11A是来自所述锁相环电路之存储器再一种实施例的调制波形输入数据示意图； 图11B是当第一值是0. 6和第二值是2时的随机数据土K(t)示意图； 图11C是数字N与随机数据土K(t)求和的示意图； 图11D是给VC0的再一个压控信号示意图； 图12是一个具有± 1. 2%调制深度和640MHz时钟的VC0之压控信号的快速傅里叶变 换图； 图13是本发明驱动LED显示屏之锁相环电路的方法原理流程示意图。
[0026] 【【具体实施方式】】 下面结合各附图对本发明作进一步详细说明。
[0027] 现在详细描述本发明的各实施例，在各实施例中附有插图说明，其中各实施例指 的是几个视图中的各元素。在这点上，当前的各实施例可以有不同的形式且不应认为仅限 于这里的描述。因此，通过参考各图如下描述的各实施例仅仅是来解释当前描述的内容。 这里使用的术语仅仅是为了描述目的，而不是为了限制说明范围。术语"包括"或"由…组 成"被用于指定存在的元素、步骤、操作和/或元件，但不仅排除存在或增加多于一个的元 素、步骤、操作和/或元件。术语"第一"、"第二"之类的被用于描述各种不同的元素，但不 限制于这些元素。这些术语只是仅仅用来与其它元素区分。对下面描述的各实施例和附 图，这些和/或其他方面变得浅显而且本领域的一个普通技术人员从本发明的各实施例并 配有附图的描述中更易理解。本发明的附图仅为说明目的。从下面的描述中，一个本领域 的熟练技术人员将很容易意识到这里说明的结构和方法的不同实现案例，但这些案例并未 脱离这里所描述的发明的原理。
[0028] 参见图2、图3A、图3B和图8,本发明一种含有多个锁相环电路的LED显示屏驱 动装置，包括多个锁相环电路11或12,每一个锁相环电路11或12包括一个鉴频鉴相器 101、一个电荷泵103、一个环路滤波器105、一个压控振荡器107、一个分频器109、一个存储 器111和一个Σ Λ模块120或130。
[0029] 图1是本 申请人:的一个带有扩频调制深度控制器的锁相环电路的电原理方框示 意图，该锁相环电路10也是用于LED显示屏的驱动装置上，该驱动装置也包括多个图1所 示的锁相环电路10 ;每一个锁相环电路100包括一个鉴频鉴相器101、一个电荷泵103、一 个环路滤波器105、一个压控振荡器107、一个分频器109、一个存储器111、一个Σ Λ调制 器113、一个耦合到所述Σ Λ调制器113的扩频调制深度控制器115和一个求和模块117。 图1所示的锁相环电路10会在本 申请人:的另一件发明专利申请中具体来保护。
[0030] 虽然LED显示屏驱动装置包含多个锁相环电路，为了使描述简单和清楚，附图1、 图2、图3A、图3B和图8仅描述一个单独的锁相环电路10或11或12来作为典型说明。
[0031] 参见图1、图2和图8,鉴频鉴相器简称PFD，该PFD是英文phase frequency detector的缩写，鉴频鉴相器101接收参考频率信号和接收分频器109的分频反馈信号， 本发明中的参考频率信号简称参考信号，分频反馈信号简称反馈信号；该鉴频鉴相器101 再根据反馈信号和参考信号来产生一个相位差信号，并将该相位差信号输出到电荷泵103。
[0032] 参见图1、图2和图8,电荷泵103用来接收所述鉴频鉴相器101的相位差信号和 根据该相位差信号产生一个输出电流，以便调整相位使之对齐。相位差被用于开启在电流 泵103中的向上泵还是向下泵的电流源。电流泵103在充电和泄电之间转换。
[0033] 参见图1、图2和图8,环路滤波器105用来接收所述电荷泵103的输出电流和转 换该输出电流为电压控制信号；本发明中的电压控制信号可以简称为压控信号。环路滤波 器105可使用高阶滤波器来减少各种类型或来源的相位噪声和谐波。例如，环路滤波器105 可以使用三阶或四阶环路滤波器来降低噪声。
[0034] 参见图1、图2和图8,压控振荡器简称VC0 ,该VC0是英文voltage controlled oscillator的缩写，压控振荡器107用来接收所述环路滤波器105的电压控制信号和产生 一个电压控制输出信号；本发明中的电压控制输出信号可以简称为压控输出信号。压控振 荡器107的振荡频率取决于电压控制信号。调整电荷泵103可导致改变输送给压控振荡器 107的电压控制信号，这样使它的相位延后或超前。
[0035] 参见图1、图2和图8,分频器109用来接收所述压控振荡器107的电压控制输出 信号和一个随机数序列，以及产生反馈信号，该反馈信号输送到所述鉴频鉴相器101。分频 器109耦合到所述压控振荡器107，所述分频器109接收所述随机数序列以便在整个调制 周期内改变分频比率的序列；调制周期是根据连接到Σ △调制器113的扩频调制深度控制 器115产生的扩频调制深度要求产生的，或者是，调制周期是根据Σ △模块120或130产 生的扩频调制深度要求产生的。分频比率总能扩展成多个等效分数的表达式。锁相环电路 是一个分数锁相环，可以由一个整数和一个分数相乘。在调制周期，分数量值可被连续地改 变，从而在指定范围内均匀地扩频。分数量值由分频器109通过调制周期的平均效应产生； 换句话说，分频比率在调制周期内保持高频率的动态变化。分频器109把从所述压控振荡 器107中输出的电压控制输出信号的频率分频从而产生分频反馈信号，该分频反馈信号被 输送到所述鉴频鉴相器101。分频器109可以是多模分频器。分频器109还提供给Σ Λ调 制器113或Σ Λ模块120或130所需的时钟信号。
[0036] 参见图1，存储器111与扩频调制深度控制器115耦合，该存储器111可与扩频调 制深度控制器115集成在一起；或者，参见图2和图8,存储器111与Σ Λ模块120或130 耦合。存储器111包含了调制波形代码序列，比如带比例可调整的三角波形。存储器111 可包括ROM (只读存储器)、RAM (随机存取存储器）和某种形式的触发器。存储器111产生 二进制补码格式的Μ位码。压控振荡器107的频率会被存储器代码和数字Σ Λ调制器113 或Σ Λ模块120或130输出的随机数序列所调制。
[0037] 参见图1，Σ Λ调制器113给所述分频器109产生一个随机数序列。Σ Λ调制器 113需要与分频器109-起操作，Σ Λ调制器113产生随机数据土K(t)。一个求和模块 117接收随机数据土K(t)和加数整数N，并传输结果给分频器109。Σ Λ调制器113用来 降低分频器109波动所产生的噪声，它把噪声推至高频率从而使该噪声更容易被滤除和使 相位噪声变弱到接近中心频率可忽略的水平。Σ Λ调制器113把以二进制补码格式的Μ位 码从存储器111取出并生成随机数序列来调制分频器109。带有高阶的环路滤波器105和 Σ Λ调制器113用来在一个完整的调制周期内实现精确的频率变化；同时，也在调制周期 内保持低的周期间抖动。
[0038] 参见图1，扩频调制深度控制器115耦合到Σ Λ调制器113,其作用是用来改变或 调节扩频调制深度的值。扩频调制深度是一个频率范围，时钟使得频率以一个调制速率发 生偏移。扩频调制深度记为扩展百分比，是频率偏移的频带与输出时钟频率的比值。举个 例子，一个100MHz时钟并具有-1. 0%到+1. 0%扩频调制深度，表示的是调制时钟频率的频 带从99MHz到101MHz之间变化，这决定了 EMI峰值的减少量。一般来说，扩频调制深度越 大，EMI衰减就会越大。调制率是时钟源能量分布在输出时钟频率周围的频带的比率。调 制波形将决定EMI峰值降低的效果。
[0039] 参见图1，求和模块117也就是加法器，其本身含整数部分；所述压控振荡器107 的电压控制输出信号和Σ Λ调制器113产生的一个随机数序列通过求和模块117传送到 分频器109来处理，实际上Σ Λ调制器113产生的一个随机数序列是一个分数部分。
[0040] 参见图2和图8,所述Σ Λ模块120或130包括至少一个Σ Λ调制器和至少一个 增益模块；所述Σ △模块120或130用来接收调制波形代码序列和给所述分频器109产生 所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值使得至少一个 Σ Λ调制器的量增加数倍，以便改变扩频调制深度。
[0041] 参见图2和图8,每一个锁相环电路11或12还包括求和模块117,该求和模块117 也就是加法器，其本身含整数部分；所述压控振荡器107的电压控制输出信号和Σ △模块 120或130产生的一个随机数序列通过求和模块117传送到分频器109来处理，实际上Σ Λ 模块120或130产生的一个随机数序列是一个小数部分。
[0042] 参见图2和图8,根据本发明的实施例，锁相环电路11或12是可编程的用来改变 或调节扩频调制深度的，这个会在图2、图3Α、图3Β和图8中有相关详细的描述。
[0043] 图2是依据本发明的一个带有Σ Λ模块120的锁相环电路11 一个实施例的电原 理方框示意图。参见图2,锁相环电路11包括一个鉴频鉴相器101、一个电荷泵103、一个环 路滤波器105、一个压控振荡器107、一个分频器109、一个存储器111、一个求和模块117和 一个Σ Λ模块120。锁相环电路11之各相关元素的作用和连接关系在上面也具体描述，在 此省略不再赘述。
[0044] 图3Α是图2实施例之Σ Λ模块120 -个实施例的电原理方框示意图。该Σ Λ 模块120包括一个第一 Σ Δ调制器121、一个第二Σ Δ调制器123、一个移位操作器124、 一个第一增益模块125和一个第二增益模块127,也就是该Σ Λ模块120包括两个Σ Λ调 制器、两个增益模块和一个移位操作器124。其中存储器111分别耦合到第一 Σ Λ调制器 121和第二增益模块127,第一 Σ Λ调制器121耦合到第一增益模块125,第一增益模块125 耦合到求和模块117,第二增益模块127耦合到移位操作器124,移位操作器124耦合到第 二Σ Λ调制器123,第二Σ Λ调制器123耦合到求和模块117。第一 Σ Λ调制器121的 输出乘以第一增益模块125的第一量值G1，然后输送到求和模块117。来自存储器111的 调制波形的输入数据乘以第二增益模块127的第二量值G2,并输入到移位操作器124。移 位操作器124执行一个X位的右移，其中X是一个整数量值。X位右移的数据输入到第二 Σ Λ调制器123,然后输送到求和模块117。第一 Σ Λ调制器121与第二Σ Λ调制器123 是以并联方式耦合。
[0045] 需明白的是图2、图3Α和图3Β中所不只用于不范目的而不是本发明的任何限制。 例如，虽然图3Α和图3Β的实施例包括两个Σ Λ调制器121和123,以及两个增益模块125 和127,需理解本实施例的技术概念也可适用于更多的Σ Λ调制器和更多的增益模块的串 联或并联耦合。并且，即使第一增益块125耦合在第一 Σ Λ调制器121和求和模块117之 间，它也能耦合在第一 Σ Λ调制器121和存储器111之间。
[0046] 如上所述，扩频调制深度是一个频率范围，其中时钟使频率以一个调制速度的速 率发生偏移。参见图2和图3Α，根据本发明的实施例，扩频调制深度的值是通过第一增益模 块125和第二增益模块127中至少一个量值的改变来调节的。
[0047] 第一 Σ Λ调制器121和第二Σ Λ调制器123可被设置为三阶或更高阶的数字 Σ Λ调制器，按照来自存储器代码的调制波形代码序列从而产生随机数据土K(t)。第一 Σ Λ调制器121和第二Σ Λ调制器123不仅仅随机化调制代码，而且还能推移相位噪声 (由分频器的分频比率变化产生的)到高频，从而能更容易滤除这些噪声。如此，它便减少和 减弱了由分频器109 "分数运算"导致的不必要的杂散频率。第一 Σ Λ调制器121和第二 Σ Λ调制器123也能把相位噪声减弱到接近中心频率可忽略的水平。高阶的第一 Σ Λ调 制器121和第二Σ △调制器123用来在一个完整的调制周期内实现精确的频率变化；同 时，也在调制周期内保持低的周期间抖动。
[0048] 参考图1、图2和图8,鉴频鉴相器101检测来自于压控振荡器107和分频器109 的反馈时钟（CLK_FBK)和参考时钟（CLK_REF)之间的相位差。鉴频鉴相器101的相位误差 反映在电荷泵103的输出电流。输出电流被环路滤波器105转化为电压信号。因此，减弱 的随机噪声波形出现在压控输出信号上。最终，压控振荡器107在扩频的频率范围内调制， 但通过来自Σ Λ调制器操作的随机化和噪声整形来减弱不必要的频率杂散。
[0049] 一个分数Ν分频的锁相环电路的频率可以通过一个Ν模分频器合成，根据下面的 公式：
[公式1] f；。。。，(N+k/M) *f_」n (其中k和Μ为整数） 变量Μ是Ν模分频器能提供的一个分数量值。它常被简称为"分数模"。整数k能取0 到Μ之间的任何数。非整数（N + k/M)常写作N.F，其中的那个点表示十进制的小数 点，N和F分别代表数字的整数部分和分数部分。图1、图2和图8之分频器109中的N.F 也是这个意思。表示压控振荡器107输出时的频率，fv。。in表示压控振荡器107输入 时的频率。
[0050] 图1、图2和图8之分频器109可以是多模分频器，可在调制周期内动态地改变的 分频比。如上所述，连续地改变分频比率反映在压控振荡器107的压控输出信号上。
[0051] 参考图3A，描述的是扩频调制深度调节机制。分数值F是由带着分别相乘的第一 量值G1的第一 Σ Λ调制器121产生的。随机数据土K(t)在-K到+K之间的整数上变化， K是一个整数。K的最大值取决于Σ Λ调制器的阶数。图3A中设计了一个的Μ阶Σ Λ 调制器信号传输功能，其中η大于或等于Μ。在这样的布置下，Κ的平均值在一段时间里收 敛于1。因此，当第二量值G2为0时，扩频调制深度（Gl/Ν)可能可以通过控制第一量值G1 的来获得。
[0052] 如图3Α所示，第二Σ Λ调制器123耦合着一个移位操作器124。移位操作器124 进行X位右移操作，X是个整数。在X位右移操作之后，输入值就乘以第二量值G2值，生成 扩频调制深度的分数部分。比如，如果X为3,扩频调制深度的值即为（(Gl+(G2/8))/N。
[0053] 计算可以用二补码格式执行，由加法，向右移位，向左移位功能或乘法运算逻辑组 合来实现。图3A中表示的此施行方式的优点是它允许无乘法器的逻辑。在此实施例中，参 考图3A，扩频调制深度的值可表示为（Gl+G2/p)%其中N.F中的N值被选为100 ;G1和G2值 是整数；P值简称为2X。（Gl+G2/p)%的举例参见下表1。
[0054] [表 1]
【权利要求】
1. 一种含有多个锁相环电路的LED显示屏驱动装置，其特征在于： 包括多个锁相环电路（11或12)，每一个锁相环电路（11或12)包括： 一个鉴频鉴相器（101)，根据反馈信号和参考信号产生一个相位差信号； 一个电荷泵（103)，用来接收所述鉴频鉴相器（101)的相位差信号和根据该相位差信 号产生调整相位使之对齐的输出电流； 一个环路滤波器（105)，用来接收所述电荷泵（103)的输出电流和转换该输出电流为 电压控制信号； 一个压控振荡器（107)，用来接收所述环路滤波器（105)的电压控制信号和产生一个 电压控制输出信号； 一个分频器（109)，用来接收所述压控振荡器（107)的电压控制输出信号和一个随机 数序列，以及产生反馈信号； 一个存储器（111)，用来产生调制波形代码序列；以及 一个Σ Λ模块（120或130);所述Σ Λ模块（120或130)包括至少一个Σ Λ调制 器和至少一个增益模块；其中所述Σ Λ模块（120或130)用来接收调制波形代码序列和 给所述分频器（109)产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量 值，该量值使得至少一个Σ △调制器的量增加数倍，以便改变扩频调制深度。
2. 根据权利要求1所述的LED显示屏驱动装置，其特征在于： 所述的至少一个Σ Λ调制器拥有多个Σ Λ调制器，该多个Σ Λ调制器通过并联或串 联形式相互耦合。
3. 根据权利要求2所述的LED显示屏驱动装置，其特征在于： 所述的至少一个增益模块拥有多个增益模块，每个增益模块与至少一个Σ Λ调制器 相互耦合。
4. 根据权利要求1所述的LED显示屏驱动装置，其特征在于： 至少一个Σ Λ调制器拥有第一 Σ Λ调制器（121)和第二Σ Λ调制器（123)，该第一 Σ Λ调制器（121)和第二Σ Λ调制器（123)以并联方式相互耦合。
5. 根据权利要求4所述的LED显示屏驱动装置，其特征在于： 至少一个增益模块包括第一增益模块（125)和第二增益模块（127)，并且所述第一增 益模块（125)和第二增益模块（127)分别同所述第一 Σ Λ调制器（121)和第二Σ Λ调制 器（123)耦合。
6. 根据权利要求5所述的LED显示屏驱动装置，其特征在于： 所述第一增益模块（125)是在所述第一 Σ Λ调制器（121)和分频器（109)之间耦合， 所述第二增益模块（127)是在所述存储器（111)和第二Σ Λ调制器（123)之间耦合。
7. 根据权利要求5所述的LED显示屏驱动装置，其特征在于： 所述第一增益模块（125)和第二增益模块（127)分别拥有一个第一量值和一个第二量 值，该第一量值是整数量值，而第二量值则是分数量值。
8. 根据权利要求5所述的LED显示屏驱动装置，其特征在于： 所述Σ Λ模块（120)还包括移位操作器（124)，该移位操作器（124)设置在所述第二 增益模块（127)和第二Σ Λ调制器（123)之间。
9. 根据权利要求1所述的LED显示屏驱动装置，其特征在于： 至少一个Σ Λ调制器和至少一个增益模块以串联方式耦合。
10. 根据权利要求9所述的LED显示屏驱动装置，其特征在于： 所述Σ Λ模块（130)包括一个第一 Σ Λ调制器（131)、第一增益模块（133)和第二 增益模块（135)，其中所述第一增益模块（133)是在所述存储器（111)与第一 Σ Λ调制器 (131)之间进行耦合，而所述第二增益模块（135)是在所述第一 Σ Λ调制器（131)与分频 器（109)之间进行耦合；所述第一增益模块（133)产生分数量值，所述第二增益模块（135) 产生整数量值。
11. 根据权利要求1至10之任一项所述的LED显示屏驱动装置，其特征在于： 每一个锁相环电路（11或12 )还包括求和模块（117 )，所述压控振荡器（107 )的电压控 制输出信号和Σ Λ模块（120或130)产生的一个随机数序列通过所述求和模块（117)传送 到所述分频器（109)来处理。
12. -种用于驱动LED显示屏锁相环电路的方法；其特征在于包括以下步骤： S1310,接收调制波形代码序列； S1320,通过至少一个Σ Λ调制器产生随机数序列； S1330,乘以至少一个增益模块的量值以便改变扩频调制深度的值； S1340，在一个调制周期内改变分频比率的序列； S1350,接收参考信号和反馈信号； S1360,输出相位差信号； S1370,根据相位差信号产生输出电流； S1380,将输出电流转换为电压控制信号；以及 S1390,产生电压控制输出信号。
13. 根据权利要求12所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 上述方法依次按以下顺序组成： 接收调制波形代码序列； 通过至少一个Σ Λ调制器产生随机数序列；以及 乘以至少一个增益模块的量值，该量值乘以至少一个Σ Λ调制器，以便改变扩频调制 深度的值。
14. 根据权利要求12所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 上述方法依次按以下顺序组成： 接收调制波形代码序列； 由至少一个增益模块实施乘法，将所述量值乘以调制波形代码序列以便改变扩频调制 深度的值；以及 通过至少一个Σ Λ调制器产生随机数序列。
15. 根据权利要求12所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 至少一个Σ Λ调制器拥有第一 Σ Λ调制器和第二Σ Λ调制器；至少一个增益模块包 括第一增益模块和第二增益模块；并且所述第一 Σ Λ调制器和第二Σ Λ调制器分别同所 述第一增益模块和第二增益模块耦合。
16. 根据权利要求15所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 所述第一 Σ Λ调制器与第二Σ Λ调制器以并联方式耦合。
17. 根据权利要求15所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容： 通过存储器产生所述调制波形代码序列； 通过所述第一 Σ Λ调制器产生所述随机数序列； 通过所述第一增益模块，让一个第一量值乘以所述第一 Σ Λ调制器，其中第一量值是 整数量值； 通过所述第二增益模块，让一个第二量值乘以调制波形代码序列，其中第二量值是分 数量值；以及 接收所述第二增益模块的输出并通过所述第二Σ Λ调制器产生所述随机数序列。
18. 根据权利要求17所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 所述第二量值等于〇. ln，其中η是从0至9的一个整数。
19. 根据权利要求12所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 至少一个Σ Λ调制器拥有第一 Σ Λ调制器；至少一个增益模块拥有第一增益模块和 第二增益模块； 所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容： 通过存储器产生所述调制波形代码序列； 通过所述第一增益模块，让第一量值乘以所述调制波形代码序列，其中第一量值是分 数量值； 通过所述第一 Σ Λ调制器产生随机数序列；以及 通过所述第二增益模块，让第二量值乘以随机数序列，其中第二量值是整数量值。
20. 根据权利要求19所述的用于驱动LED显示屏锁相环电路的方法，其特征在于： 所述第一量值等于〇. ln，其中η是从0至9的一个整数。
21. -种锁相环电路，用于LED显示屏驱动装置上；其特征在于包括： 一个鉴频鉴相器（101)，根据反馈信号和参考信号产生一个相位差信号； 一个电荷泵（103)，用来接收所述鉴频鉴相器（101)的相位差信号和根据该相位差信 号产生调整相位使之对齐的输出电流； 一个环路滤波器（105)，用来接收所述电荷泵（103)的输出电流和转换该输出电流为 电压控制信号； 一个压控振荡器（107)，用来接收所述环路滤波器（105)的电压控制信号和产生一个 由该电压控制的输出信号； 一个分频器（109)，用来接收所述压控振荡器（107)的电压控制输出信号和一个随机 数序列，以及产生反馈信号，其中所述分频器（109)接收所述随机数序列以便在整个调制周 期内改变分频比率； 一个存储器（111)，用来产生调制波形代码序列；以及 一个Σ Λ模块（120或130);所述Σ Λ模块（120或130)包括至少一个Σ Λ调制 器和至少一个增益模块；其内所述Σ Λ模块（120或130)用来接收调制波形代码序列和 给所述分频器（109)产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量 值，该量值使得至少一个Σ △调制器的量增加数倍，以便改变扩频调制深度。
22. 根据权利要求21所述的锁相环电路，其特征在于： 还包括求和模块（117)，所述压控振荡器（107)的电压控制输出信号和Σ Λ模块（120 或130)产生的一个随机数序列通过所述求和模块（117)传送到所述分频器（109)来处理。
【文档编号】G09G3/32GK104283557SQ201410450674
【公开日】2015年1月14日 申请日期:2014年9月5日 优先权日:2013年10月17日
【发明者】李红化, 邱显益, 汤尚宽, 彭新朝 申请人:广州硅芯电子科技有限公司