移位寄存器单元及其驱动方法、栅极驱动电路及显示装置与流程

本发明涉及显示技术领域，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。

背景技术：

显示装置在显示图像时，需要利用移位寄存器(即栅极驱动电路)对像素单元进行扫描。

相关技术中的移位寄存器包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行像素单元，当该移位寄存器单元输出驱动信号时，可以点亮该对应的一行像素单元。由该多个级联的移位寄存器单元即可实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。

但是，相关技术中的移位寄存器单元的工作方式较为单一，驱动时的灵活性较低。

技术实现要素：

为了解决相关技术中移位寄存器单元的工作方式较为单一，驱动时的灵活性较低的问题，本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。所述技术方案如下：

第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

移位模块、初始化模块和输出控制模块；

所述移位模块与输入信号端和第一控制节点连接，用于在所述输入信号端的控制下，向所述第一控制节点输出驱动信号，所述驱动信号用于驱动显示面板中的像素单元；

所述初始化模块与初始化信号端、使能信号端和第二控制节点连接，用于在所述使能信号端的控制下，向所述第二控制节点输出来自所述初始化信号端的初始化信号，所述初始化信号用于对所述显示面板中的像素单元进行初始化；

所述输出控制模块分别与所述第一控制节点、所述第二控制节点和输出端连接，用于向所述输出端输出来自目标控制节点的信号，所述目标控制节点为所述第一控制节点和所述第二控制节点中电位为有效电位的控制节点。

可选的，所述初始化模块包括：数据触发器；

所述数据触发器的时钟信号端与所述使能信号端连接，所述数据触发器的输入端与所述初始化信号端连接，所述数据触发器的输出端与所述第二控制节点连接，所述数据触发器用于在所述使能信号端输出的使能信号处于上升沿时，向所述第二控制节点输出来自所述初始化信号端的初始化信号。

可选的，所述输出控制模块包括：或门；

所述或门的第一输入端与所述第一控制节点连接，所述或门的第二输入端与所述第二控制节点连接，所述或门的输出端为所述移位寄存器单元的输出端。

可选的，所述移位模块包括：输入子模块、输出子模块、防漏电子模块和下拉子模块；

所述输入子模块分别与输入信号端、第一时钟信号端、防漏电节点和上拉节点连接，用于在来自所述输入信号端的输入信号、来自所述第一时钟信号端的第一时钟信号以及所述防漏电节点的控制下，控制所述上拉节点的电位；

所述输出子模块分别与所述上拉节点、第二时钟信号端和所述第一控制节点连接，用于在所述上拉节点和来自所述第二时钟信号端的第二时钟信号的控制下，向所述第一控制节点输出驱动信号；

所述防漏电子模块分别与所述第二时钟信号端和所述防漏电节点连接，用于在所述第二时钟信号的控制下，控制所述防漏电节点的电位；

所述下拉子模块分别与复位信号端、所述输入信号端、电源信号端、所述防漏电节点、所述上拉节点和所述第一控制节点连接，用于在来自所述复位信号端的复位信号、来自所述电源信号端的电源信号、所述输入信号和所述防漏电节点的控制下，对所述上拉节点和所述第一控制节点进行降噪。

可选的，所述输入子模块包括：第一晶体管和第二晶体管；所述输出子模块包括：第三晶体管和电容器；所述防漏电子模块包括：第四晶体管；所述下拉子模块包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；

所述第一晶体管的栅极与所述第一时钟信号端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述防漏电节点连接；

所述第二晶体管的栅极与所述输入信号端连接，所述第二晶体管的第一极与所述防漏电节点连接，所述第二晶体管的第二极与所述上拉节点连接；

所述第三晶体管的栅极与所述上拉节点连接，所述第三晶体管的第一极与所述第二时钟信号端连接，所述第三晶体管的第二极与所述第一控制节点连接；

所述电容器的一端与所述上拉节点连接，所述电容器的另一端与所述第一控制节点连接；

所述第四晶体管的栅极和第一极与所述第二时钟信号端连接，所述第四晶体管的第二极与所述防漏电节点连接；

所述第五晶体管的栅极与所述输入信号端连接，所述第五晶体管的第一极与所述电源信号端连接，所述第五晶体管的第二极与所述第六晶体管的栅极连接；

所述第六晶体管的第一极与所述防漏电节点连接，所述第六晶体管的第二极与所述上拉节点连接；

所述第七晶体管的栅极与所述输入信号端连接，所述第七晶体管的第一极与所述电源信号端连接，所述第七晶体管的第二极与下拉节点连接；

所述第八晶体管的栅极和第一极与所述复位信号端连接，所述第八晶体管的第二极与所述下拉节点连接；

所述第九晶体管的栅极与所述下拉节点连接，所述第九晶体管的第一极与所述复位信号端连接，所述第九晶体管的第二极与所述第六晶体管的栅极连接；

所述第十晶体管的栅极与所述下拉节点连接，所述第十晶体管的第一极与所述电源信号端连接，所述第十晶体管的第二极与所述第一控制节点连接。

第二方面，提供了一种移位寄存器单元的驱动方法，所述移位寄存器单元包括：移位模块、初始化模块和输出控制模块；所述方法包括：

初始化阶段，使能信号端输出的使能信号由第二电位跳变至第一电位，初始化信号端输出的初始化信号处于第一电位，所述初始化模块向第二控制节点输出所述初始化信号，所述输出控制模块向输出端输出所述初始化信号；

驱动阶段，所述初始化信号处于第二电位，所述使能信号由第二电位跳变至第一电位，输入信号端输出的输入信号为第一电位，所述初始化模块向所述第二控制节点输出所述初始化信号，所述移位模块向第一控制节点输出处于第一电位的驱动信号，所述输出控制模块向所述输出端输出所述驱动信号；

其中，所述第一电位为有效电位。

可选的，所述移位模块包括：输入子模块、输出子模块、防漏电子模块和下拉子模块；所述驱动阶段包括：

充电阶段，所述输入信号为第一电位，第一时钟信号端输出的第一时钟信号为第一电位，所述输入子模块在所述输入信号和所述第一时钟信号的控制下，向上拉节点输出所述输入信号；

输出阶段，第二时钟信号端输出的第二时钟信号为第一电位，所述上拉节点为第一电位，所述输出子模块在所述上拉节点的控制下，向所述第一控制节点输出所述第二时钟信号，所述防漏电子模块向所述防漏电节点输出所述第二时钟信号；

复位阶段，复位信号端输出的复位信号为第一电位，所述输入信号为第二电位，所述第一时钟信号为第一电位，所述下拉子模块在所述复位信号和所述第一时钟信号的控制下，向所述上拉节点输出所述输入信号，并向所述第一控制节点输出来自电源信号端的电源信号，所述电源信号为第二电位。

第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如第一方面所述的移位寄存器单元；

其中，每个所述移位寄存器单元中的第一控制节点与下一级移位寄存器单元的输入信号端连接；

每个移位寄存器单元分别连接一个使能信号端，或者，所有移位寄存器单元连接同一个使能信号端；或者，所述栅极驱动电路包括至少两组移位寄存器组，每组移位寄存器组包括至少一个移位寄存器单元，其中每组移位寄存器组连接一个使能信号端。

可选的，每个移位寄存器单元的初始化信号端与上一级移位寄存器单元的第二控制节点连接；

或者，所有移位寄存器单元连接同一个初始化信号端；

或者，所述栅极驱动电路包括至少两组移位寄存器组，每组移位寄存器组包括至少一个移位寄存器单元，其中每组移位寄存器组连接一个初始化信号端，且每组移位寄存器组的初始化信号端通过延迟模块与下一组移位寄存器组的初始化信号端连接。

第四方面，提供了一种显示装置，所述显示装置包括：如第三方面所述的栅极驱动电路。

本发明提供的技术方案带来的有益效果是：

本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，该移位寄存器单元中还包括初始化模块和输出控制模块，该初始化模块可以在使能信号端和初始化信号端的控制下，通过输出控制模块，向移位寄存器单元的输出端输出初始化信号，该初始化信号可以对像素单元中的开关晶体管进行初始化，使得该开关晶体管放电，避免其残余电荷对充电效果的影响。因此，本发明实施例提供的移位寄存器单元不仅具有扫描驱动的功能，还具有初始化的功能，其工作方式较为丰富，驱动灵活性较高。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种显示装置的结构示意图；

图2是本发明实施例提供的一种移位寄存器单元的结构示意图；

图3是本发明实施例提供的另一种移位寄存器单元的结构示意图；

图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图；

图5是本发明实施例提供的一种驱动阶段的驱动方法的流程图；

图6是本发明实施例提供的一种移位寄存器单元的驱动时序图；

图7是本发明实施例提供的一种栅极驱动电路的结构示意图；

图8是本发明实施例提供的另一种栅极驱动电路的结构示意图；

图9是本发明实施例提供的一种栅极驱动电路中各信号端的时序图；

图10是本发明实施例提供的另一种栅极驱动电路中各信号端的时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一级，漏极称为第二级。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管可以包括p型开关晶体管和n型开关晶体管中的任一种，其中，p型开关晶体管在栅极为低电位时导通，在栅极为高电位时截止，n型开关晶体管在栅极为高电位时导通，在栅极为低电位时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。

图1是本发明实施例提供的一种显示装置的结构示意图，从图1中可以看出，显示装置一般可以包括主机00、显示面板01、时序控制器02、栅极驱动电路03和源极驱动电路04。其中时序控制器02分别与主机00、栅极驱动电路03和源极驱动电路04相连，用于控制该栅极驱动电路03和源极驱动电路04的工作状态。栅极驱动电路03分别与显示面板01中的每一行像素单元连接，用于对显示面板01中的多行像素单元进行逐行扫描。源极驱动电路04分别与显示面板01的每一列像素单元连接，用于向多列像素单元输出数据信号，以对该多列像素单元进行充电。

例如图1中，显示面板01包括n行m列像素单元，则栅极驱动电路03可以向该n行像素单元分别输出g1至gn共n路栅极驱动信号；源极驱动电路04可以向该m列像素单元分别输出d1至dm共m路数据信号。

图2是本发明实施例提供的一种移位寄存器单元的结构示意图，该移位寄存器单元可以应用于图1所示的栅极驱动电路03中，如图2所示，该移位寄存器单元可以包括：移位模块10、初始化模块20和输出控制模块30。

该移位模块10与输入信号端in和第一控制节点s1连接，用于在该输入信号端in的控制下，向该第一控制节点s1输出驱动信号，该驱动信号用于驱动显示面板中的像素单元。

该初始化模块20与初始化信号端init、使能信号端en和第二控制节点s2连接，用于在该使能信号端en的控制下，向该第二控制节点s2输出来自该初始化信号端init的初始化信号，该初始化信号用于对该显示面板中的像素单元进行初始化。

该输出控制模块30分别与该第一控制节点s1、该第二控制节点s2和输出端out连接，用于向该输出端out输出来自目标控制节点的信号，该目标控制节点为该第一控制节点s1和该第二控制节点s2中电位为有效电位的控制节点。也即是，该输出控制模块30可以在任一控制节点的电位为有效电位时，控制该输出端out的电位为有效电位。

综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元中还包括初始化模块和输出控制模块，该初始化模块可以在使能信号端和初始化信号端的控制下，通过输出控制模块，向移位寄存器单元的输出端输出初始化信号，该初始化信号可以对像素单元中的开关晶体管进行初始化，使得该开关晶体管放电，避免其残余电荷对充电效果的影响。因此，本发明实施例提供的移位寄存器单元不仅具有扫描驱动的功能，还具有初始化的功能，其工作方式较为丰富，驱动灵活性较高。

图3是本发明实施例提供的另一种移位寄存器单元的结构示意图，参考图3，该初始化模块20具体可以包括：数据触发器201。

该数据触发器201的时钟信号端ck与使能信号端en连接，该数据触发器201的输入端d与该初始化信号端init连接，该数据触发器201的输出端q与该第二控制节点s2连接。该数据触发器201用于在该使能信号端en输出的使能信号处于上升沿时，向该第二控制节点s2输出来自该初始化信号端init的初始化信号。在该使能信号端en输出的使能信号的电位保持不变时，数据触发器201可以控制其输出端(即第二控制节点s2)的电位保持上一阶段的电位。

在实际应用中，该初始化模块20除了可以由数据触发器组成之外，还可以由其他电子元件组成，只要保证能够在该使能信号处于上升沿时，向第二控制节点s2输出该初始化信号即可。

可选的，如图3所示，该输出控制模块30可以包括：或门301。

该或门301的第一输入端与该第一控制节点s1连接，该或门301的第二输入端与该第二控制节点s2连接，该或门301的输出端即为该移位寄存器单元的输出端out。该或门301可以在任一控制节点的电位有有效电位时，控制该输出端out的电位为有效电位，以及在该两个控制节点的电位均为无效电位时，控制输出端out的电位为无效电位。

进一步的，如图3所示，本发明实施例所提供的移位寄存器单元中，移位模块10具体可以包括：输入子模块101、输出子模块102、防漏电子模块103和下拉子模块104。

其中，输入子模块101分别与输入信号端in、第一时钟信号端clkb、防漏电节点p1和上拉节点pu连接，用于在来自该输入信号端in的输入信号、来自该第一时钟信号端clkb的第一时钟信号以及该防漏电节点p1的控制下，控制该上拉节点pu的电位。

该输出子模块102分别与该上拉节点pu、第二时钟信号端clk和该第一控制节点s1连接，用于在该上拉节点pu和来自该第二时钟信号端clk的第二时钟信号的控制下，向该第一控制节点s1输出驱动信号。具体的，该输出子模块102可以在上拉节点pu的电位为第一电位时，向第一控制节点s1输出该第二时钟信号，该第二时钟信号即为用于驱动像素单元的驱动信号。

该防漏电子模块103分别与该第二时钟信号端clk和该防漏电节点p1连接，用于在该第二时钟信号的控制下，控制该防漏电节点p1的电位。具体的，该防漏电子模块103可以在第二时钟信号为第一电位时，控制该防漏电节点p1的电位为第一电位，以保证在输出阶段中，该防漏电节点p1和上拉节点pu的电位均为第一电位，从而可以避免与该两个节点连接的晶体管漏电对该上拉节点pu的电位造成影响，保证了该上拉节点pu电位的稳定性。

该下拉子模块104分别与复位信号端std、输入信号端in、电源信号端vgl、防漏电节点p1、上拉节点pu和第一控制节点s1连接，用于在来自该复位信号端std的复位信号、来自该电源信号端vgl的电源信号、该输入信号、该电源信号和该防漏电节点p1的控制下，对该上拉节点pu和该第一控制节点s1进行降噪。

具体的，参考图3，该输入子模块101可以包括：第一晶体管m1和第二晶体管m2；该输出子模块102可以包括：第三晶体管m3和电容器c；该防漏电子模块103可以包括：第四晶体管m4；该下拉子模块104可以包括：第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9和第十晶体管m10。

其中，第一晶体管m1的栅极与该第一时钟信号端clkb连接，该第一晶体管m1的第一极与该输入信号端in连接，该第一晶体管m1的第二极与该防漏电节点p1连接。

该第二晶体管m2的栅极与输入信号端in连接，该第二晶体管m2的第一极与防漏电节点p1连接，该第二晶体管m2的第二极与上拉节点pu连接。

当第二时钟信号端clkb输出的第二时钟信号和输入信号端in输出的输入信号均为第一电位时，该第一晶体管m1和第二晶体管m2开启，输入信号端in可以向上拉节点pu输出输入信号，从而为该上拉节点pu充电。

该第三晶体管m3的栅极与该上拉节点pu连接，该第三晶体管m3的第一极与该第二时钟信号端clk连接，该第三晶体管m3的第二极与该第一控制节点s1连接。

该电容器c的一端与该上拉节点pu连接，该电容器c的另一端与该第一控制节点s1连接。

当该上拉节点pu的电位为第一电位时，该第三晶体管m3开启，第二时钟信号端clk可以向第一控制节点s1输出第二时钟信号。

该第四晶体管m4的栅极和第一极与该第二时钟信号端clk连接，该第四晶体管m4的第二极与该防漏电节点p1连接。当该第二时钟信号为第一电位时，第四晶体管m4开启，并向防漏电节点p1输出该第二时钟信号，使得该防漏电节点p1的电位也为第一电位。由此可以保证输出阶段中，第二晶体管m2和第六晶体管m6的第一极和第二极的电位均为第一电位，从而可以有效减小该第二晶体管m2和第六晶体管m6的漏电流，避免漏电流对上拉节点pu电位的影响。

该第五晶体管m5的栅极与该输入信号端in连接，该第五晶体管m5的第一极与该电源信号端vgl连接，该第五晶体管m5的第二极与该第六晶体管m6的栅极连接。

该第六晶体管m6的第一极与该防漏电节点p1连接，该第六晶体管m6的第二极与该上拉节点pu连接。

该第七晶体管m7的栅极与输入信号端in连接，该第七晶体管m7的第一极与电源信号端vgl连接，该第七晶体管m7的第二极与下拉节点pd连接。

该第八晶体管m8的栅极和第一极与该复位信号端std连接，该第八晶体管m8的第二极与该下拉节点pd连接。

该第九晶体管m9的栅极与该下拉节点pd连接，该第九晶体管m9的第一极与该复位信号端std连接，该第九晶体管m9的第二极与该第六晶体管m6的栅极连接。

该第十晶体管m10的栅极与该下拉节点pd连接，该第十晶体管m10的第一极与该电源信号端vgl连接，该第十晶体管m10的第二极与该第一控制节点s1连接。

综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元中还包括初始化模块和输出控制模块，该初始化模块可以在使能信号端和初始化信号端的控制下，通过输出控制模块，向移位寄存器单元的输出端输出初始化信号，该初始化信号可以对像素单元中的开关晶体管进行初始化，使得该开关晶体管放电，避免其残余电荷对充电效果的影响。因此，本发明实施例提供的移位寄存器单元可以实现双脉冲输出，其不仅具有扫描驱动的功能，还具有初始化的功能，其工作方式较为丰富，驱动灵活性较高。

图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图，用于驱动如图2或图3所示的移位寄存器单元，如图2所示，该移位寄存器单元可以包括：移位模块10、初始化模块20和输出控制模块30。参考图4，该驱动方法具体可以包括：

步骤201、初始化阶段，使能信号端en输出的使能信号由第二电位跳变至第一电位，初始化信号端init输出的初始化信号处于第一电位，该初始化模块20向该第二控制节点s2输出该初始化信号，该输出控制模块30向输出端out输出该初始化信号。

步骤202、驱动阶段，该初始化信号处于第二电位，该使能信号由第二电位跳变至第一电位，输入信号端in输出的输入信号为第一电位，该初始化模块20向该第二控制节点s2输出该初始化信号，该移位模块10向第一控制节点s1输出处于第一电位的驱动信号，该输出控制模块30向该输出端out输出该驱动信号。

其中，该第一电位为有效电位。例如，当该移位寄存器单元中的晶体管均为n型晶体管时，该第一电位(即有效电位)可以为高电位。

可选的，如图3所示，该移位模块10具体可以包括：输入子模块101、输出子模块102、防漏电子模块103和下拉子模块104；相应的，如图5所示，上述步骤202所示的驱动阶段具体可以包括：

步骤2021、充电阶段，该输入信号为第一电位，第一时钟信号端clkb输出的第一时钟信号为第一电位，该输入子模块101在该输入信号和第一时钟信号的控制下，向该上拉节点pu输出该输入信号。

步骤2022、输出阶段，第二时钟信号端clk输出的第二时钟信号为第一电位，该上拉节点pu为第一电位，该输出子模块102在该上拉节点pu的控制下，向该第一控制节点s1输出该第二时钟信号，该防漏电子模块103向该防漏电节点p1输出该第二时钟信号。

步骤2023、复位阶段，复位信号端std输出的复位信号为第一电位，该输入信号为第二电位，该第一时钟信号为第一电位，该下拉子模块104在该复位信号和该第一时钟信号的控制下，向该上拉节点pu输出该输入信号，并向该第一控制节点s1输出来自电源信号端vgl的电源信号，该电源信号为第二电位。

图6是本发明实施例提供的一种移位寄存器单元的驱动时序图，以图3所示的移位寄存器单元为例，详细介绍本发明实施例提供的移位寄存器单元的驱动原理。

参考图6，在初始化阶段t1中，使能信号端en输出的使能信号由第二电位跳变至第一电位，初始化信号端init输出的初始化信号处于第一电位，数据触发器201在该使能信号的驱动下，向第二控制节点s2输出该处于第一电位的初始化信号。由于此时输入信号端in输出的输入信号处于第二电位，移位模块10还未开始工作，第一控制节点s1的电位为第二电位。进一步的，参考图3，或门301在该两个控制节点的驱动下，可以向输出端out输出该初始化信号，从而使得该输出端out的电位被上拉为第一电位。该初始化信号能够驱动显示面板中一行像素单元中的开关晶体管放电，避免其残余电荷对显示效果的影响，从而实现对该一行像素单元的初始化。

此外，从图6中可以看出，在初始化阶段t1中，该使能信号端en输出的使能信号在维持第一电平一段时间之后，还会从第一电位跳变至第二电位，以便在下一阶段触发该数据触发器201复位该第二控制节点s2的电位。

进一步的，在驱动阶段中的充电阶段t2中，使能信号由第二电位跳变至第一电位，初始化信号为第二电位，数据触发器201向第二控制节点s2输出该第二电位的初始化信号；同时，由于该输入信号端in输出的输入信号为第一电位，第一时钟信号端clkb输出的第一时钟信号为第一电位(图6中未示出)，此时第一晶体管m1和第二晶体管m2开启，输入信号端in可以向上拉节点pu输出该输入信号，从而为该上拉节点pu充电。第三晶体管m3导通，由于此时第二时钟信号端clk向第一控制节点s1输出第二时钟信号，该第二时钟信号为第二电位。由于该第一控制节点s1和第二控制节点s2的电位均为第二电位，因此如图6所示，该或门301控制输出端out的电位为第二电位。

此外，还需要说明的是，在该充电阶段t2中，第五晶体管m5和第七晶体管m7在输入信号的驱动下开启，电源信号端vgl分别向第六晶体管m6的栅极，以及下拉节点pd输出处于第二电位的电源信号，使得该第六晶体管m6、第九晶体管m9和第十晶体管m10关断，从而可以避免对上拉节点pu电位的影响。

继续参考图6，在输出阶段t3中，使能信号处于第二电位，因此数据触发器201可以控制第二节点s2的电位保持上一阶段的第二电位。同时，由于第二时钟信号端clk输出的第二时钟信号为第一电位，该上拉节点pu的电位在电容c的自举作用下被进一步拉高，因此第三晶体管m3可以充分导通，第二时钟信号端clk向第一控制节点s1输出处于第一电位的第二时钟信号。此时，由于第一控制节点s1为第一电位，第二控制节点s2为第二点，因此如图6所示，该或门301可以控制输出端out的电位为第一电位，也即是，向该输出端out输出该第二时钟信号，该第二时钟信号用于驱动显示面板中的像素单元。

需要说明的是，在该输出阶段t3中，输入信号和第一时钟信号均为第二电位，第一晶体管m1、第二晶体管m2以及第五晶体管m5和第七晶体管m7均关断。第四晶体管m4在第二时钟信号端clk的驱动下开启，将防漏电节点p1的电位上拉为第一电位，由于此时该第一晶体管m1第一极的第二极的电位均为第一电位，且第二晶体管m2第一极的第二极的电位也均为第一电位，因此可以避免该第一晶体管m1和第二晶体管m2出现漏电流，进而保证了上拉节点pu电位的稳定性。

在复位阶段t4中，使能信号处于第二电位，因此数据触发器201可以控制第二节点s2的电位保持上一阶段的第二电位。同时，复位信号端std输出的复位信号以及第一时钟信号端clkb输出的第一时钟信号为第一电位，该输入信号为第二电位，此时第一晶体管m1开启，向防漏电节点p1输出该第二电位的输入信号；第八晶体管m8开启，复位信号端std向下拉节点pd输出处于第一电位的复位信号；在该下拉节点pd的驱动下，第九晶体管m9和第十晶体管m10开启，电源信号端vgl向第一控制节点s1输出处于第二电位的电源信号，以对该第一控制节点s1复位；同时，该复位信号端std还可以向第六晶体管m6的栅极输出复位信号，使得该第六晶体管m6开启，防漏电节点p1与上拉节点pu导通，由于该防漏电节点p1的电位为第二电位，因此可以将该上拉阶段pu的电位也拉低，从而对该上拉节点pu进行复位。在该复位阶段t4中，由于该第一控制节点s1和第二控制节点s2的电位均为第二电位，因此如图6所示，该或门301控制输出端out的电位为第二电位。

需要说明的是，上述充电阶段t2、输出阶段t3和复位阶段t4即组成了移位寄存器单元的驱动阶段。该驱动阶段可以是在该初始化阶段结束之后立即执行的，也可以是在间隔一定时间段之后再执行的，本发明实施例对此不做限定。

还需要说明的是，在本发明实施例中，该第一时钟信号端clkb和第二时钟信号端clk输出的时钟信号的频率相同，且电位互补，即当第一时钟信号为第一电位时，第二时钟信号为第二电位，当第一时钟信号为第二电位时，第二时钟信号为第一电位。该电源信号端vgl输出的电源信号为直流信号，且其电位可以为无效电位。例如，当移位寄存器单元中的晶体管为n型晶体管时，该电源信号的电位为低电位，当移位寄存器单元中的晶体管为p型晶体管时，该电源信号的电位为高电位。

综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法，在初始化阶段中，该初始化模块可以在使能信号端和初始化信号端的控制下，通过输出控制模块，向移位寄存器单元的输出端输出初始化信号，该初始化信号可以对像素单元中的开关晶体管进行初始化，使得该开关晶体管放电，避免其残余电荷对充电效果的影响。因此，本发明实施例提供的移位寄存器单元可以实现双脉冲输出，其不仅具有扫描驱动的功能，还具有初始化的功能，其工作方式较为丰富，驱动灵活性较高。

还需要说明的是，在上述实施例中，均是以各个晶体管为n型晶体管，且第一电位为相对于该第二电位高电位为例进行的说明。当然，该各个晶体管还可以采用p型晶体管，当该各个晶体管采用p型晶体管时，该第一电位相对于该第二电位可以为低电位，且该各个信号端的电位变化可以与图6所示的电位变化相反。

图7是本发明实施例提供的一种栅极驱动电路的结构示意图，参考图7，该栅极驱动电路可以包括至少两个级联的移位寄存器单元00，其中每个移位寄存器单元00可以为如图2或图3所示的移位寄存器单元。

从图7中可以看出，每个移位寄存器单元中的第一控制节点s1可以与下一级移位寄存器单元的输入信号端in连接。例如图7中，第一级移位寄存器单元中的第一控制节点s1-1与第二级移位寄存器单元的输入信号端in-2连接。

在本发明实施例中，每个移位寄存器单元中的初始化模块可以分别连接一个使能信号端en，例如图7中，n个移位寄存器单元的初始化模块20分别与使能信号端en-1至en-n一一对应连接。或者，所有移位寄存器单元中的初始化模块可以连接同一个使能信号端en。又或者，该栅极驱动电路中的移位寄存器单元可以划分为至少两组移位寄存器组，每组移位寄存器组包括至少一个移位寄存器单元，其中每组移位寄存器组连接同一个使能信号端en。

进一步的，每个移位寄存器单元的初始化信号端init可以与上一级移位寄存器单元的第二控制节点s2连接，例如图7中，第二级移位寄存器单元的初始化信号端init-2与第一级移位寄存器单元的第二控制节点s2-1连接。

或者，所有移位寄存器单元的初始化模块可以均连接同一个初始化信号端init。

又或者，如图8所示，该栅极驱动电路可以划分为至少两组移位寄存器组，每组移位寄存器组包括至少一个移位寄存器单元，其中每组移位寄存器组连接一个初始化信号端init，且每组移位寄存器组的初始化信号端init通过延迟模块40与下一组移位寄存器组的初始化信号端init连接。

例如，在图8所示的栅极驱动电路中，第一至第十级移位寄存器单元为第一组移位寄存器组，第十一至第二十级移位寄存器单元为第二组移位寄存器组。该第一组移位寄存器组中每个移位寄存器单元的初始化模块20可以均与初始化信号端init-1连接，该初始化信号端init-1通过延迟模块40与该第二组移位寄存器组中每个移位寄存器单元的初始化模块20连接；进一步的，该初始化信号端init-1可以再经过一个延迟模块40第三组移位寄存器组中的初始化模块相连。其中，每个延迟模块40可以由两个反相器和一个电容组成。

此外，需要说明的是，每个移位寄存器单元中的复位信号端std可以与下一级移位寄存器单元的第一控制节点s1连接。

图9是本发明实施例提供的一种栅极驱动电路中各信号端的时序图，当栅极驱动电路采用如图7所示的连接方式时，如图9所示，该n级移位寄存器单元可以在初始化阶段t1同时输出初始化信号，从而可以对显示面板的全屏进行放电和初始化。之后，该n级移位寄存器单元可以从第一级开始依次执行驱动阶段，即依次输出驱动信号。

图10是本发明实施例提供的另一种栅极驱动电路中各信号端的时序图，当栅极驱动电路采用如图8所示的连接方式时，如图10所示，栅极驱动电路中的第一组移位寄存器组(即第一至第十级移位寄存器单元)可以在初始化阶段t1同时输出初始化信号，从而可以对显示面板的部分区域进行放电和初始化。之后，该第一至第十级级移位寄存器单元可以依次输出驱动信号。进一步的，该栅极驱动电路中的第二组移位寄存器组(即第十一至第二十级移位寄存器单元)可以在初始化阶段t11同时输出初始化信号，从而可以对显示面板的另一区域进行放电和初始化；之后，该第十一至第二十级移位寄存器单元可以依次输出驱动信号。

需要说明的是，在本发明实施例中，栅极驱动电路中每个移位寄存器单元所连接的使能信号端和初始化信号端，以及该两个信号端输出的信号的时序可以根据实际应用需求灵活调整，以实现对显示面板全屏或部分区域的初始化。

综上所述，本发明实施例提供的栅极驱动电路，通过控制每一级移位寄存器单元的使能信号端和初始化信号端所输出的信号的电位高低，即可实现对显示面板的全屏放电和初始化，或者，实现对显示面板上任一区域的放电和初始化，有效提高了其驱动的灵活性，且改善了显示面板的显示效果。

本发明实施例提供一种显示装置，该显示装置可以包括如图7或图8所示的栅极驱动电路。该显示装置可以为：液晶面板、电子纸、oled面板、amoled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的移位寄存器单元和各模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。