栅极驱动电路及其驱动方法与流程

本发明关于一种驱动电路及其驱动方法，尤指一种用于显示面板的驱动电路及其驱动方法。

背景技术：

随着科技的进展，显示器的体积及重量已逐渐地轻薄化，以因应现代人的需求。以液晶显示器为例，阵列栅极驱动(goa,gatedriveronarray)技术已应用于液晶显示器上，进一步来说，阵列栅极驱动技术是直接将用于驱动液晶显示器像素的栅极驱动电路制作在阵列的基板上，因此可减少制作程序、降低成本，进而使得液晶显示器的体积及重量可被轻薄化。

现有使用阵列栅极驱动技术的栅极驱动电路由于电路结构的缘故而仅支持单向扫描。然而，不同的面板由于其软板(fpc,flexibleprintcircuit)的位置不同的原因，仅支持单向扫描的栅极驱动电路并无法适用于各种面板。

技术实现要素：

本案的一实施例揭示一种栅极驱动电路，包含多级移位暂存器，可接收第一时脉信号、第二时脉信号、第三时脉信号与第四时脉信号，当中每一级移位暂存器各自包含第一开关、稳压模块以及双向输入模块。第一开关的第一端接收第一时脉信号，第一开关的第二端耦接至当级移位暂存输出端，第一开关的控制端耦接至第一节点。稳压模块接收第二时脉信号、第四时脉信号以及扫描次序信号，稳压模块耦接至第一节点，且稳压模块依据扫描次序信号、第二时脉信号与第四时脉信号，选择性地将第一节点导通至前一级移位暂存输出端或后一级移位暂存输出端。双向输入模块接收扫描次序信号，且双向输入模块耦接至第一节点，其中第一时脉信号、第二时脉信号以及第四时脉信号分别为相位相异的周期性时脉信号。

本案的一实施例揭示一种栅极驱动电路，栅极驱动电路包含多级移位暂存器，每一级移位暂存器各自包含第一开关、第三开关、第四开关及双向输入模块。第一开关的第一端接收第时脉信号，第一开关的第二端耦接至当级移位暂存输出端，第一开关的控制端耦接至第一节点。第二开关的第一端耦接至移位暂存器的输出端。第三开关的第一端电性耦接至第一节点，第三开关的第二端电性耦接至前一级移位暂存输出端，第三开关的控制端耦接至第四时脉信号。第四开关的第一端电性耦接至第一节点，第四开关的第二端电性耦接至后一级移位暂存输出端，第四开关的控制端耦接至第二时脉信号。双向输入模块耦接至第一节点。

本案揭示一种驱动方法，驱动方法用来驱动多级移位暂存器，每一级移位暂存器分别接收第一时脉信号、第二时脉信号、第三时脉信号、第四时脉信号、正扫信号以及反扫信号，驱动方法包含下列步骤。当正扫信号为高电平时，依序循环开启第一时脉信号、第二时脉信号、第三时脉信号以及第四时脉信号，其中第一时脉信号、第二时脉信号、第三时脉信号以及第四时脉信号当中两个相邻时脉信号的脉冲部分重叠，第四时脉信号用以触发前一级移位暂存输出，前二级移位暂存输出以及第一时脉信号用以触发当级移位暂存输出。当反扫信号为高电平时，依序循环开启第四时脉信号、第三时脉信号、第二时脉信号以及第一时脉信号，其中第四时脉信号、第三时脉信号、第二时脉信号以及第一时脉信号当中两个相邻时脉信号的脉冲部分重叠，第二时脉信号用以触发后一级移位暂存输出，后二级移位暂存输出以及第一时脉信号用以触发当级移位暂存输出。

附图说明

为让本揭示内容的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1为根据本发明一实施例所绘示的栅极驱动电路的功能方块图。

图2a为根据图1所示的栅极驱动电路中的当级移位暂存器的电路图。

图2b为根据图1所示的栅极驱动电路中的前一级移位暂存器的电路图。

图3为驱动根据本发明一实施例所绘示的栅极驱动电路的多移位暂存器的方法流程图。

图4a为根据图1所示的栅极驱动电路执行正向扫描的操作时的时序图。

图4b为根据图1所示的栅极驱动电路执行反向扫描的操作时的时序图。

图5为根据图1所示的栅极驱动电路中的当级移位暂存器的另一实施态样的电路图。

图6为根据图5所示的移位暂存器于正向扫描时的时序图。

图7为根据图1所示的栅极驱动电路中的当级移位暂存器的又一实施态样的电路图。

图8为根据图1所示的栅极驱动电路中的当级移位暂存器的再一实施态样的电路图。

其中，附图标记：

100栅极驱动电路

110稳压模块

110'稳压模块

110”稳压模块

110”'稳压模块

120双向输入模块

120'双向输入模块

120”双向输入模块

120”'双向输入模块

ck1第一时脉信号

ck2第二时脉信号

ck3第三时脉信号

ck4第四时脉信号

gn-2前二级移位暂存输出端

gn-1前一级移位暂存输出端

gn当级移位暂存输出端

gn+1后一级移位暂存输出端

gn+2后二级移位暂存输出端

srn-2前二级移位暂存器

srn-1前一级移位暂存器

srn当级移位暂存器

srn'当级移位暂存器

srn”当级移位暂存器

srn”'当级移位暂存器

srn+1后一级移位暂存器

srn+2后二级移位暂存器

t1第一开关

t2第二开关

t3第三开关

t4第四开关

t5第五开关

t8第八开关

t9第九开关

t10第十开关

t11第十一开关

t12第十二开关

c1第一电容

d2u反扫信号

u2d正扫信号

nd1第一节点

p1第一放电路径

p2第二放电路径

rst重置信号

vss第一系统电压

vgh第二系统电压

t0～t6时段

具体实施方式

下文举实施例配合所附图式作详细说明，以更好地理解本案的态样，但所提供的实施例并非用以限制本案所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本案所涵盖的范围。

请参照图1，其为根据本发明一实施例所绘示的栅极驱动电路100的功能方块图。

栅极驱动电路100包含多级移位暂存器srn-1、srn、srn+1…等。为方便说明，图1中仅显示前一级移位暂存器srn-1、当级移位暂存器srn及后一级移位暂存器srn+1。实际应用中，栅极驱动电路100根据所需的栅极线路的数目，可以包含更多级移位暂存器，例如当栅极驱动电路100所对应的栅极线路的数目为256时，栅极驱动电路100可以包含256级移位暂存器，此处的前一级移位暂存器srn-1、当级移位暂存器srn及后一级移位暂存器srn+1用以展示其中相邻的连续三级移位暂存器，可由上述三级移位暂存器推知n为任意正整数的电路架构，此为现有技艺之人所能了解，在此不另赘述。

以当级移位暂存器srn为例，当级移位暂存器srn的输入端分别接收扫描次序信号(于此实施例中包含正扫信号u2d及反扫信号d2u)及第一时脉信号ck1、第二时脉信号ck2、第三时脉信号ck3以及第四时脉信号ck4，且各输入端分别电性耦接至前二级移位暂存输出端gn-2、前一级移位暂存输出端gn-1、后一级移位暂存输出端gn+1、后二级移位暂存输出端gn+2及第一系统电压vss。

当级移位暂存器srn的当级移位暂存输出端gn电性耦接至前二级移位暂存器srn-2(图未示)的输入端、前一级移位暂存器srn-1的输入端、后一级移位暂存器srn+1的输入端及后二级移位暂存器srn+2(图未示)的输入端。

于此实施例中，扫描次序信号包含正扫信号u2d及反扫信号d2u，正扫信号u2d及反扫信号d2u分别具有相反的电平，用以表示栅极驱动电路100目前的扫描次序(由前级向后级扫描或是由后级向前级扫描)。第一时脉信号ck1、第二时脉信号ck2、第三时脉信号ck3以及第四时脉信号ck4分别为相位相异的周期性时脉信号。

其他级的移位暂存器(例如前一级移位暂存器srn-1及后一级移位暂存器srn+1等)则依循当级移位暂存器srn的配置方式，故不加以赘述。

再请参照图2a及图3。图2a为根据图1所示的栅极驱动电路100中的当级移位暂存器srn的电路图，图3为根据本揭示文件的一实施例中一种驱动方法的流程图。图3所示的驱动方法可以用来驱动图2a的当级移位暂存器srn。

如图2a所示，当级移位暂存器srn包含第一开关t1、第二开关t2、稳压模块110以及双向输入模块120。于本实施例中，第一开关t1的第一端接收第一时脉信号ck1，第一开关t1的第二端耦接至当级移位暂存输出端gn，第一开关t1的控制端耦接至第一节点nd1。第二开关t2的第一端耦接至当级移位暂存输出端gn，第二开关t2的第二端电性耦接至第一系统电压vss，第二开关t2的控制端接收第三时脉信号ck3。

稳压模块110接收第二时脉信号ck2、第四时脉信号ck4以及扫描次序信号(即正扫信号u2d及反扫信号d2u)，稳压模块110耦接至第一节点nd1，且稳压模块110依据扫描次序信号u2d、d2u、第二时脉信号ck2与第四时脉信号ck4，选择性地将第一节点nd1导通至前一级移位暂存输出端gn-1或后一级移位暂存输出端gn+1。

于一实施例中，当级移位暂存器srn更包含第一电容c1，第一电容c1电性耦接于第一节点nd1与当级暂存输出端gn之间。

于一实施例中，稳压模块110包含第三开关t3、第四开关t4、第八开关t8及第九开关t9。第三开关t3的第一端电性耦接至第一节点nd1，第二端电性耦接至前一级移位暂存输出端gn-1，控制端则接收第四时脉信号ck4。另外，第四开关t4的第一端电性耦接至第一节点nd1，第二端电性耦接至后一级移位暂存输出端gn+1，控制端则接收第二时脉信号ck2。此外，第八开关t8耦接于第一节点nd1与第三开关t3之间。进一步而言，第八开关t8的第一端电性耦接至第一节点nd1，第二端电性耦接至第三开关t3的第一端，控制端则接收正扫信号u2d。第九开关t9耦接于第一节点nd1与第四开关t4之间。详言之，第九开关t9的第一端电性耦接至第一节点nd1，第二端电性耦接至第四开关t4的第一端，控制端则接收反扫信号d2u。

于本实施例中，双向输入模块120接收扫描次序信号(即正扫信号u2d及反扫信号d2u)，且双向输入模块120耦接至第一节点nd1。具体而言，双向输入模块120包含第六开关t6及第七开关t7。其中，第六开关t6的第一端接收正扫信号u2d，第二端耦接至第一节点nd1，而控制端则耦接至前二级移位暂存输出端gn-2。第七开关t7的第一端接收反扫信号d2u，而第二端耦接至第一节点nd1，且控制端耦接至后二级移位暂存输出端gn+2。

接着说明当级移位暂存器srn的运作过程(驱动方法可参考图3的步骤s110、s120及s130)：

请参照图1、图2a、图3以及图4a，图4a为根据图1所示的栅极驱动电路100执行正向扫描的操作时的时序图，并以图2a所示的当级移位暂存器srn作为示例进行说明。

在栅极驱动电路100执行正向扫描时(如图3的步骤s120所示)，正扫信号u2d为高电平、反扫信号d2u为低电平；此外，第一时脉信号ck1、第二时脉信号ck2、第三时脉信号ck3以及第四时脉信号ck4依序循环开启，第一时脉信号ck1的相位领先第二时脉信号ck2的相位，第二时脉信号ck2的相位领先第三时脉信号ck3的相位，第三时脉信号ck3的相位领先第四时脉信号ck4的相位，第四时脉信号ck4的相位领先第一时脉信号ck1的相位，其中于第一时脉信号ck1、第二时脉信号ck2、第三时脉信号ck3以及第四时脉信号ck4当中，两个相邻时脉信号的脉冲部分重叠。

于图4a的实施例的时序图中，当级移位暂存输出端gn是在时段t3及t4时产生输出信号。在时段t1起始时，前二级移位暂存输出端gn-2则由低电平变化至高电平，如此一来，图2a的当级移位暂存器srn的第六开关t6则可接收前二级移位暂存输出端gn-2的高电平信号，而使第六开关t6导通。同时，依据正扫信号u2d的高电平可使第一节点nd1通过第六开关t6来进行充电。接着，在时段t3起始时，第一节点nd1已充电至第一电平，使得第一开关t1为导通状态。第一开关t1则可接收第一时脉信号ck1发送至当级移位暂存输出端gn，因此当级移位暂存输出端gn的电平将随着第一时脉信号ck1而变动至高电平。亦即，当级移位暂存输出端gn将对应第一时脉信号ck1而产生当级移位暂存输出，用以驱动对应的晶体管(图未示)而达成扫描的目的。在时段t5起始时，第一时脉信号ck1变动至低电平，因此，当级移位暂存输出端gn随着第一时脉信号ck1切换至低电平。此时，第三时脉信号ck3则变动至高电平，而导通第二开关t2，亦可将当级移位暂存输出端gn下拉至低电平。

于图4a的实施例中，第一节点nd1于时段t1至时段t5之间均保持于高电平，且持续导通第一开关t1。因此，当级移位暂存输出端gn的当级移位暂存输出是跟随在第一时脉信号ck1在时段t1至时段t5的变化而产生。

于时段t5结束时，第四时脉信号ck4自低电平变动至高电平，使得第三开关t3为导通状态，而正扫信号u2d亦为高电平而使第八开关t8为导通状态。如此一来，稳压模块110则形成第一放电路径p1，以将第一节点nd1放电并下拉至低电平，进而导致第一开关t1关闭。也就是说，第一放电路径p1由皆位于高电平的第四时脉信号ck4及正扫信号u2d而被触发形成。此时，当级移位暂存输出端gn因受到第二开关t2导通而维持在低电平。

由上述实施例，可以了解到对当级移位暂存器srn而言，第一节点nd1是在时段t1至t5之间可充电于高电平，而导通第一开关t1，使得当级移位暂存输出端gn大致跟随第一时脉信号ck1在时段t1至t5之间的电平变化而产生。换言之，第一时脉信号ck1用以触发当级移位暂存输出端gn的当级移位暂存输出。具体而言，前二级移位暂存输出端gn-2以及第一时脉信号ck1用以触发当级移位暂存输出端gn的当级移位暂存输出。

相似地，其他级的移位暂存器也具有相对应的信号变化关系，请一并参阅图2b，其绘示根据一实施例中前一级移位暂存器srn-1的电路示意图。如图2b所示，前一级移位暂存器srn-1的架构大致相似于图2a的当级移位暂存器srn，不同之处在于，前一级移位暂存器srn-1的各个开关所对应的时脉信号(第一时脉信号ck1、第二时脉信号ck2、第三时脉信号ck3及第四时脉信号ck4)与当级移位暂存器srn有所不同，此外，相邻的前后级移位暂存器的连接关系也有相应改变，前一级移位暂存器srn-1相较于当级移位暂存器srn差异之处在下列段落中有详细说明。

于图2b所示的前一级移位暂存器srn-1中，第一开关t1的第一端接收第四时脉信号ck4，而第二端耦接至前一级移位暂存输出端gn-1。第二开关t2的第一端耦接至前一级移位暂存输出端gn-1，而其控制端接收第二时脉信号ck2。另外，稳压模块110则接收第一时脉信号ck1、第三时脉信号ck3以及扫描次序信号(即正扫信号u2d及反扫信号d2u)。于稳压模块110中，第三开关t3的第二端电性耦接至前二级移位暂存输出端gn-2，控制端则接收第三时脉信号ck3。第四开关t4的第二端电性耦接至当级移位暂存输出端gn，而控制端接收第一时脉信号ck1。于双向输入模块120中，第六开关t6的控制端耦接至前三级移位暂存输出端gn-3，第七开关t7的控制端耦接至前一级移位暂存输出端gn-1。此外，前一级移位暂存器srn-1其中各开关元件的连接关系如图2b所示，与图2a中的当级移位暂存器srn相似。前一级移位暂存器srn-1的详细作动方式可参照先前实施例及图2a中的当级移位暂存器srn的完整说明。

请参阅图2b的实施例，第一节点nd1是在时段t0至t4之间可充电于高电平，而导通第一开关t1，使得前一级移位暂存输出端gn-1大致跟随第四时脉信号ck4在时段t0至t4之间的电平变化而产生。换言之，第四时脉信号ck4用以触发前一级移位暂存输出端gn-1的前一级移位暂存输出。具体而言，前三级移位暂存输出端gn-3的前三级移位暂存输出以及第四时脉信号ck4用以触发前一级移位暂存输出端gn-1的前一级移位暂存输出。

依此类推，后一级移位暂存输出端gn+1大致跟随第二时脉信号ck2在时段t2至t6之间的电平变化而产生。因此，通过上述图2b及图2a所详述的前一级移位暂存器srn-1以及当级移位暂存器srn可以类推得到其他每一级的详细连接方式，故在此不另赘述。

此外，由于正扫信号u2d为高电平、反扫信号d2u为低电平，因此，于稳压模块110中，由第三开关t3及第八开关t8串联而形成的第一放电路径p1将被周期性地导通，而第九开关t9及第四开关t4串联而形成的第二放电路径p2将被关闭。换言之，在栅极驱动电路100执行正向扫描时，第一节点nd1的电平变化无需考虑第二放电路径p2造成的影响。

进一步地，在当级移位暂存器srn完成送出当级移位暂存输出而准备进行后续扫描时，当级移位暂存器srn的第一节点nd1的电平将依据第四时脉信号ck4以及前一级移位暂存输出端gn-1的电平而周期性地变化。于本实施例中，请同时参阅图2a与图4a，通过第一开关t1而将第一时脉信号ck1来产生当级移位暂存器输出端gn。然而，第一时脉信号ck1是以周期性的高低电平切换的信号，因此对于其他接收第一时脉信号的各级移位暂存器的输出端与第一节点nd1会形成干扰。详言之，以图4a为例，第一时脉信号ck1在时段t3～t4为高电平，除了对应第n级的移位暂存器可输出当级移位暂存器输出端gn外，第一时脉信号ck1亦同时输入于其他级的移位暂存器，进而使其他级的移位暂存器受到干扰。于本实施例的正扫模式时，则通过第三时脉信号ck3来控制稳压电路110的启动，且第三时脉信号ck3为领先于第一时脉信号ck1，进而作为提前稳压、减少干扰的功效。

相似地，于本实施例的反扫模式时，则通过第二时脉信号ck2来控制稳压电路110的启动，且第二时脉信号ck2为领先于第一时脉信号ck1，进而作为提前稳压、减少干扰的功效。

再请一并参照图4b，图4b为根据图1所示的栅极驱动电路100执行反向扫描的操作时的时序图，并以图2a所示的当级移位暂存器srn作为示例进行说明。

在栅极驱动电路100执行反向扫描时(如图3的步骤s130所示)，正扫信号u2d为低电平、反扫信号d2u为高电平；此外，第四时脉信号ck4、第三时脉信号ck3、第二时脉信号ck2以及第一时脉信号ck1依序循环开启，第四时脉信号ck4的相位领先第三时脉信号ck3的相位，第三时脉信号ck3的相位领先第二时脉信号ck2的相位，第二时脉信号ck2的相位领先第一时脉信号ck1的相位，第一时脉信号ck1的相位领先第四时脉信号ck4的相位，其中于第四时脉信号ck4、第三时脉信号ck3、第二时脉信号ck2以及第一时脉信号ck1当中两个相邻时脉信号的脉冲部分重叠。

于图4b的实施例的时序图中，当级移位暂存输出端gn是在时段t3'及t4'时产生输出信号。在时段t1'起始时，后二级移位暂存输出端gn+2则由低电平变化至高电平，如此一来，图2a的当级移位暂存器srn的第七开关t7则可接收后二级移位暂存输出端gn+2的高电平信号，而使第七开关t7导通。同时，依据反扫信号d2u的高电平使第一节点nd1通过第七开关t7来进行充电。接着，在时段t3'起始时，第一节点nd1已充电至第一电平，使得第一开关t1为导通状态。第一开关t1则可接收第一时脉信号ck1发送至当级移位暂存输出端gn，因此当级移位暂存输出端gn的电平将随着第一时脉信号ck1而变动至高电平。亦即，当级移位暂存输出端gn将对应第一时脉信号ck1而产生当级移位暂存输出，用以驱动对应的晶体管(图未示)而达成扫描的目的。在时段t5'起始时，第一时脉信号ck1变动至低电平，因此，当级移位暂存输出端gn随着第一时脉信号ck1切换至低电平。此时，第三时脉信号ck3则变动至高电平，而导通第二开关t2，亦可将当级移位暂存输出端gn下拉至低电平。

于图4b的实施例中，第一节点nd1于时段t1'至时段t5'之间均保持于高电平，且持续导通第一开关t1。因此，当级移位暂存输出端gn的当级移位暂存输出是跟随在第一时脉信号ck1在时段t1'至时段t5'的变化而产生。

于时段t5'结束时，第二时脉信号ck2自低电平变动至高电平，使得第四开关t4为导通状态，而反扫信号d2u亦为高电平而使第九开关t9为导通状态。如此一来，稳压模块110则形成第二放电路径p2，以将第一节点nd1放电并下拉至低电平，进而导致第一开关t1关闭。也就是说，第二放电路径p2由皆位于高电平的第二时脉信号ck2及反扫信号d2u而被触发形成。此时，当级移位暂存输出端gn因受到第二开关t2导通而维持在低电平。

由上述实施例，可以了解到对当级移位暂存器srn而言，第一节点nd1是在时段t1'至t5'之间导通第一开关t1，因此，当级移位暂存输出端gn大致跟随第一时脉信号ck1在时段t1'至t5'之间的电平变化而产生。

相似地，其他级的移位暂存器也具有相对应的信号变化关系；此外，在栅极驱动电路100执行反向扫描时，同理可推得该第二时脉信号ck2用以触发后一级移位暂存输出端gn+1的后一级移位暂存输出，后二级移位暂存输出端gn+2的后二级移位暂存输出以及该第一时脉信号ck1用以触发该当级移位暂存输出gn+2。

此外，由于正扫信号u2d为低电平、反扫信号d2u为高电平，因此，于稳压模块110中，第一放电路径p1将被关闭，而第二放电路径p2将被周期性地导通。换言之，在栅极驱动电路100执行反向扫描时，第一节点nd1的电平变化无需考虑第一放电路径p1造成的影响。

进一步地，在当级移位暂存器srn完成送出当级移位暂存输出而进行后续扫描后，当级移位暂存器srn的第一节点nd1的电平将依据第二时脉信号ck2以及后一级移位暂存输出端gn+1的电平而周期性地变化。于本实施例的正扫模式时，则通过第三时脉信号ck3来控制稳压电路110的启动，且第三时脉信号ck3为领先于第四时脉信号ck4，进而作为提前稳压、减少干扰的功效。相似地，于本实施例的反扫模式时，则通过第一时脉信号ck1来控制稳压电路110的启动，且第一时脉信号ck1为领先于第四时脉信号ck4，进而作为提前稳压、减少干扰的功效。

再请参阅图5及图6。图5为根据图1所示的栅极驱动电路100中的当级移位暂存器的另一实施态样的电路图，图6为根据图5所示的当级移位暂存器srn'于正向扫描时的时序图。

图5所示的当级移位暂存器srn'的配置与图1所示的当级移位暂存器srn的配置大致相同，相异之处在于当级移位暂存器srn'更包含第五开关t5及第十二开关t12。于图5的实施例中，第五开关t5的第一端耦接至第一节点nd1，而第二端接收第一系统电压vss，控制端则接收重置信号rst。第十二开关t12的第一端耦接至当级移位暂存输出端gn，而第二端接收第一系统电压vss，控制端则接收重置信号rst。

进一步地，搭配第一系统电压vss及重置信号rst的第五开关t5用以提供当第一时脉信号ck1刚开始产生时，驱使第一节点nd1的电平于低电平。详言之，由于当第一时脉信号ck1刚开始产生时，第四时脉信号ck4尚未产生，因此第一节点nd1尚未被放电，而将对后续的扫描造成干扰；因此，需要通过第五开关t5及重置信号rst的搭配，使得第一节点nd1能被放电。如此一来，第一节点nd1的电平能维持于低电平，而避免对后续的扫描造成干扰，藉以达到提前稳压的功效。

相似地，搭配第一系统电压vss及重置信号rst的第十二开关t12用以提供当第一时脉信号ck1刚开始产生时，驱使当级移位暂存输出端gn的当级移位暂存输出的电平于低电平。详言之，为了确保当级移位暂存输出端gn不受到噪声干扰，因此可通过第十二开关t12及重置信号rst的搭配，在当级移位暂存器srn'开始正向扫描时，即使得当级移位暂存输出端gn的当级移位暂存输出的电平维持于低电平，以避免当级移位暂存输出端gn的当级移位暂存输出的电平存在噪声，而干扰后续的扫描。

换言之，搭配第一系统电压vss及重置信号rst的第五开关t5及第十二开关t12用以在当级移位暂存器srn'开始扫描时先清除第一节点nd1及当级移位暂存输出端gn的噪声，以确保后续扫描不受干扰。

请参照图7，其为根据图1所示的栅极驱动电路100中的当级移位暂存器的又一实施态样的电路图。其中，图7所示的当级移位暂存器srn”的配置与图2a所示的当级移位暂存器srn的配置大致相同，相异之处在于稳压模块内部电路的配置。

于图7的实施例，当级移位暂存器srn”的稳压模块110”中，第八开关t8的控制端耦接至第四时脉信号ck4，第三开关t3的控制端耦接至正扫信号u2d，第九开关t9的控制端耦接至第二时脉信号ck2，第四开关t4的控制端耦接至反扫信号d2u。当级移位暂存器srn”的运作原理及运作过程与图2a所示的当级移位暂存器srn的运作原理及运作过程大致相同，故不再加以赘述。

请参照图8，其为根据图1所示的栅极驱动电路100中的当级移位暂存器的再一实施态样的电路图。其中，图8所示的当级移位暂存器srn”'的配置与图2a所示的当级移位暂存器srn的配置大致相同，相异之处在于稳压模块内部电路的配置。

于图8的实施例，当级移位暂存器srn”'的稳压模块110”'包括第三开关t3、第四开关t4、第八开关t8、第九开关t9、第十开关t10及第十一开关t11。具体而言，第三开关t3的第一端电性耦接至第一节点nd1，而第二端电性耦接至前一级移位暂存输出端gn-1，控制端则接收第四时脉信号ck4。第四开关t4的第一端电性耦接至第一节点nd1，而第二端电性耦接至后一级移位暂存输出端gn+1，且控制端接收第二时脉信号ck2。第八开关t8耦接于第一节点nd1与第三开关t3的第一端之间，且控制端接收正扫信号u2d。另外，第九开关t9耦接于第一节点nd1与第四开关t4的第一端之间。第十开关t10的第一端及控制端皆接收第二系统电压vgh，而第二端耦接至第九开关t9的控制端。

当级移位暂存器srn”'的运作原理及过程与图2a所示的当级移位暂存器srn的运作原理及过程大致相同，故不再加以赘述。

综上所述，栅极驱动电路100通过上述元件的配置方式而达成具有双向操作功能及提前稳压的功效。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。